MockA65xx - Universeller MOS 65xx/85xx CPU Ersatz

Zitat von Matthias

Auf Deinem Bild ist aber davon nichts zu sehen, sondern nur 1 Bauteil an jedem Pin

Sorry für die späte Antwort: Was meinst Du mit "davon nichts zu sehen"? Waren das die Level-Shifter?

Kleiner Nachtrag: Die ersten 10 Platinen des neuen Prototyp-II sind seit heute unterwegs aus China.

Sobald diese ankommen werde ich die Netzteil-Sektion bestücken und ein paar Messungen daran machen!

Sofern alles gut verläuft werde ich dann eine Miniauflage komplett bestücken lassen.

Zitat von Matthias

Ich bin so gespannt darauf was man mit der CPU noch so anstellen kann, neben der Funktion als CPU

Eigentlich (fast) alles. Die Spannungsversorgung kann über jeden der 40 Pins konfiguriert werden:

MockA65xx.png

Via Lötbrücke (oder 0Ohm Widerstand) kannst Du GND+VCC an jeden Pin legen.

Wahlweise lässt sich das Modul auch über den DebugPort mit Spannung versorgen;

dann braucht man bei der Erstbetankung und/oder Experimenten nicht jedesmal mit dem

Lötkolben die Konfiguration an den Pins ändern. (Dies war in besonders tückisch, wenn man

einen Ausgang "zufällig" an einen der Versorgungspins legte...)

Zitat von Matthias

Ich hoffe das dann auch demnächst die neue VIC II kommt.

Dauert noch ein wenig... zumal ich selbst auch noch genug NOS Ware rumliegen habe.

Die letzten Wochen und übers Wochenende habe ich endlich wieder die Zeit gefunden,

einen "alten Bekannten" weiter zu vektorisieren:

CSG8501R4_total.jpg -> CSG8501R4_marker.jpg

Wozu das ganze (jetzt noch)? Da ich an einem eigenen HDL-Codegenerator bastle brauche

ich ein komplexeres Versuchsobjekt, dessen Funktionsweise bis ins letzte Detail bekannt ist... und

da ich seinerzeit mit dem 8501R4 das Vektorisieren angefangen habe, mach' ich eben genau den fertig!

Auch wenn das Vektorisieren eine echte Mega--Arbeit ist! (Was wohl auch erklärt, das

es praktisch seit Jahren KEINE Updates beim Visual6502 Projekt gibt... vermute ich zumindest!)

Stand der Arbeit:

Vias: 100%

Metal layer: 100%
Diffusion layer: 100%

Polysilicon layer: 50%

Buried contacts: 0%

Ion implants: 0%

So... gestern Abend ging es wieder etwas weiter: Geschätzt 70% des Polysilicon layer sollten nun vektorisiert sein:

CSG8501R4_total.jpg

In der linken oberen Ecke kann man gut den Back-bias generator erkennen bzw. den Kondensator für die Ladungspumpe:

Backbias.jpg - MOS8501R4_backbias_meadconway.jpg

Dies ist auch ein wesentlicher Unterschied zum 8501R1; der hatte noch keinen.

Die Farben:

Grün -> Diffusion layer

Rot -> Polysilicon layer

Grau-blau -> Metall

Gelb -> Bonding pads

Und bei der Hardware geht's nun auch weiter:

MockA65xx.jpg

Gerade sind die ersten 10 Platinen des neuen Prototypen angekommen...

Fehlen mir nur noch die Bauteile für's Netzteil.

Heute Abend hab' ich mir mal die Zeit genommen, das Netzteil des neuen Prototyp zu bestücken:

MockA_PS.jpg

Die Netzteil-Sektion musste neu gemacht werden, da der Wandler aus dem ersten Prototyp abgekündigt wurde.

Das Ergebnis war erstmal ernüchternd: 3,16Volt anstatt der erwarteten 3,30Volt.

Nach kurzer Recherche, zur Abwechslung meinen Kopf wieder einschalten (und auch den

Taschenrecher) habe ich den Fehler gefunden:

Am Ausgang des Reglers hängt ein Spannungsteiler, der die Feedbackspannung erzeugt.

Für die üblichen Spannungen ist im Datenblatt eine Tabelle angegeben... und den Wert für 3,30V haben

wir natürlich einfach übernommen....

... das war dann auch schon der Fehler: Die Tabelle ist falsch. Kurz nachgerechnet liefern die angegebenen

Widerstandswerte auch fast genau das, was ich messen konnte.

Witzigerweise ist im Datenblatt auch eine Formel abgedruckt, mit der man die Widerstände berechnen kann.

Zum Glück stimmt diese - und hat meine nachträglich ausgerechneten Werte bestätigt.

Divider.png

Das vektorisieren des 8501R4 ging natürlich auch weiter:

bitmap.png

Vektorisieren heißt: Ich male die für das Verständnis und für eine Simulation wichtigen Bestandteile in einem Zeichenprogramm von Hand nach. In diesem Fall nehme ich Inkscape. Andere nehmen dafür auch GIMP.

Aus dieser Zeichnung lässt sich dann eine Netzliste generieren für eine Switchlevel Simulation.

Für (mehr oder weniger) rein digitale Schaltungen geht das recht problemlos und wurde

bereits vor ca. 10 Jahren mit dem Visual6502 auch schon getan.

Die ganzen Tools wie MAGIC machen im Grunde nix anderes...

Für Hybrid-Schaltungen wie den SID geht das aber leider nur mit Einschränkungen, da die analogen

Teile bzw. deren Werte nur grob extrahiert werden können. Da brauchts dann zusätzliche Messungen

am lebenden Objekt um genaue(re) Ergebnisse zu haben.

Zitat von ivettaB

Du zeichnest gatter in Inkscape welche ein Programm namens XXXX in VHDL wandelt ? oder Fet Transistorlevel in Mentor Graphics Chip designer ?

Habe ich das so verstanden ?

SID: Du brauchst eine Micro Probing Station ? das geht so weit ich mich erinnere bis 5um ?

Wir hatten bei Infineon in den 90ern so was stehen. (Viillach / Österereich)

Ich habe exakt übereinandergelegte Bilder des Chips mit unterschiedlichen Schichten:

Metall

Polysilizium

Diffusion/Substrat

Die Schichten zeichne ich dann mit Inkscape in eigene Layer nach. Außerdem natürlich die

Kontakte (Buried VIAs und normale VIAs).

Aus diesem Vektorbild kann kann entweder manuell oder mit Hilfe eines Programms

die Transistoren als Netzliste extrahieren. Aus der NEtzliste dann HDL-Code.

Zitat von ivettaB

SID: Du brauchst eine Micro Probing Station ? das geht so weit ich mich erinnere bis 5um ?

Wir hatten bei Infineon in den 90ern so was stehen. (Viillach / Österereich)

Ja; entweder so oder eine andere Lösung: Ich wollte ursprünglich mehrere SIDs öffnen

lassen und per FIB bestimmte Leitungen (z.B. Feedback) im Filter durchtrennen

und mit neuen Bondings nach außen versehen. Der Chip wäre hierzu in ein DIP40 Gehäuse

"umgetopft" worden. Wir hätten dann z.B. die Trankonduktanz der Amplifier genauer

messen können oder das Verhalten der VCRs etc.

Aber wegen des FPGASID Projekts habe ich diesen teuren Schritt dann nicht mehr vollzogen.