Ah, jetzt habe ich Skoes "PLA Dissected" nochmals gelesen und glaube ich verstanden, wie das geht:
- Der 74LS373 schaltet ja in der VIC-Phase immer die Adressleitungen A0..A7 auf den CPU-Bus durch, auch bei RAM-Zugriffen. Da vom PLA aber kein /CS für Bauteile auf der CPU-Seite dafür generiert wird - außer für das Char-ROM und das Color-RAM - hat das keinen Effekt. Es wird stattdessen ein /CAS für das interne RAM generiert. Das ist der Normalzustand.
- Wenn A15..A12 vom Modul mit "1110" überschrieben werden, generiert das PLA kein /CAS für das RAM, sondern offensichtlich nichts. Da der 74LS373 aber nach wie vor A0..A7 zum CPU-Bus durchschaltet, liegen alle Adressinfos in der VIC-Phase auch am Expansionport an. Damit kann im (VIC-) Speicherbereich von $0000..$2FFF externes RAM eingeblendet werden, wenn das Modul für die Adressdekodierung sorgt. Bei $3000 ist immer ROMH eingeblendet.
- A8..A11 werden sowieso immer vom VIC auf dem CPU-Adressbus bereitgestellt.
[EDIT]
Bzw. kommen die gemultiplexten A8..A13 ja auch über den '373 ... mangels /RAS und /CAS am Expansionport muss man aber wohl ein guter Timer sein, um die Adressen vollständig auslesen zu können.
[/EDIT]
(und wahrscheinlich läuft's auch ohne)
