letzter Beitrag von daybyter am
nur das Teil ???
Da fehlt doch ein "nicht".
CoreI64 hat finde ich allgemein nicht wirklich Schnäppchen zu bieten...
https://github.com/COREi64/The-Phantom
Leider nur ergänzendes Material.
Hmm, ein ganz schön riesiger Fleck, diese Phantom Floppyplatine....
Sieht nach einem üblichen Paralel-Speeder mit zusätzlichen 8kb RAM als Track-Buffer aus.
Zum Vergleich: Meine Dolphin-Dos Platine von MAR ist ca. 1/4 so groß 
Hmm, ein ganz schön riesiger Fleck, diese Phantom Floppyplatine....
Sieht nach einem üblichen Paralel-Speeder mit zusätzlichen 8kb RAM als Track-Buffer aus.
Zum Vergleich: Meine Dolphin-Dos Platine von MAR ist ca. 1/4 so groß
Kann man sich hier dazu informieren & schauen:
https://archive.org/download/TrilogicPhantom1541Board2
Das Nachbauset schon jemand im Einsatz?
Bei 200 USD wird es wohl wieder ein Produkt sein welches, außer der News, keine Beachtung bekommen wird
So, dank der Recherche von LordCrass ist klar, dass es KEIN DolphinDos-Clone ist:
This is an interesting board. It has RAM at $6000-$7FFF and ROM from $8000-$FFFF, parallel bus is at the standard $1801 address. I had assumed it was a DolphinDOS knock-off with a few extra features, but it is not.
The DOS ROM code for reading the disks seems to indicate that it has a hardware GCR decoder (built from the extra shift register ICs and traditional logic on-board?) mapped into $1A00 and $BE00-$BFFF, as all the decode loops look something like this:
| Code: |
| .C:8527 50 FE BVC $8527 .C:8529 B8 CLV .C:852a AE 01 1A LDX $1A01 .C:852d BD 00 BE LDA $BE00,X .C:8530 AE 00 1A LDX $1A00 .C:8533 1D 00 BF ORA $BF00,X .C:8536 85 59 STA $59 .C:8538 50 FE BVC $8538 .C:853a 91 56 STA ($56),Y .C:853c 45 3A EOR $3A .C:853e 85 3A STA $3A .C:8540 AE 01 1A LDX $1A01 .C:8543 BD 00 BE LDA $BE00,X .C:8546 AE 00 1A LDX $1A00 .C:8549 1D 00 BF ORA $BF00,X .C:854c C8 INY .C:854d 91 56 STA ($56),Y .C:854f 45 3A EOR $3A .C:8551 85 3A STA $3A .C:8553 AE 01 1A LDX $1A01 .C:8556 BD 00 BE LDA $BE00,X .C:8559 AE 00 1A LDX $1A00 .C:855c 1D 00 BF ORA $BF00,X .C:855f C8 INY .C:8560 91 56 STA ($56),Y |
The second 6522 looks like it's mapped into $1A00- space with $1A01 being equivilent to $1C01 (Port A - shift register contents). $1A00 possibly serves another purpose (interrupt acknowledge or latch clear?) in addition to the decoder.
Aber... was kann es, "ausser" schnell laden?
Sind die Grenzen von ProfDos, DolphinDos nicht alleine mittlerweile schon durch die mechanische Leistung der Laufwerke ausgereizt?
Welche Vorteile könnte diese Platine gegenüber den vorhandenen Beschleunigern haben, wenn man Seltenheit und Preis berücksichtigt?
Hat es mittlerweile schon jemand im Einsatz oder ist jemand der Nachbau irgendwie gelungen?
aus dem Wiki kann man folgenden zum Serialport entnehmen.
Im Normalbetrieb (LOAD, unmodifizierte KERNAL-Routinen) schafft die serielle Schnittstelle ca. 400 Byte/Sekunde mit einer 1541 und ca. 650 Byte/s mit einem SD2IEC. Mit JiffyDOS und einer 1541 werden etwa 2,4 kByte/Sekunde übertragen, mit einem SD2IEC etwa 8,6 kByte/Sekunde. Das theoretische Maximum beträgt etwa 20-25 kByte/Sekunde. Ich denke wenn damit wirklich 8 Bits parallel übertragen kann dürfte das schon einiges bringen zudem man am Expansionport ja direkt CPU Zugriff hat. Viel mehr als ein Zähler ist ja nicht nötig um die Daten Byteweise zu holen und in den passenden Speicherbereich zu kopieren.
Ich hatte vor zwei Jahren schon Kontakt zu Darven, aber der wollte den Original Speeder damals nicht per Post versenden.
Deshalb wollte ich meinen Schwager vorbeischicken. Der wohnt da in der Nähe in GB.
Dann kam Corona und mein Schwager konnte uns eh nicht besuchen. Deshalb ist das dann eingeschlafen.
Später hat Draven das Teil dann wohl doch per Post nach Australien versendet und ist anschließend leider gestorben.
Ich hatte COREi64 ebenfalls angeschrieben. Er hatte mir eigentlich versprochen Informationen heraus zu rücken - hat dann aber wieder einen Rückzieher gemacht.
Deshalb musste ich mit dem arbeiten was im Internet zu finden war...
Die Originalhardware ist echt grauenvoll schlecht umgesetzt und was COREi64 da anbietet ist einfach nur eine Kopie davon.
Deshalb habe ich das mal etwas überarbeitet.
Ein Bisschen müsst Ihr aber noch warten. Die Chinesen haben gerade Urlaub ...
Und testen, ob das so funktioniert muss ich das auch erst noch ...
Was der Speeder verglichen zu den anderen WIRKLICH kann hat wohl noch keiner getestet.
Ich habe aber vorhin auf FB gebeten ob das mal einer machen kann.
The DOS ROM code for reading the disks seems to indicate that it has a hardware GCR decoder (built from the extra shift register ICs and traditional logic on-board?) mapped into $1A00 and $BE00-$BFFF, as all the decode loops look something like this:
Das stimmt nicht so ganz ... der Speeder hat lediglich ein 10Bit Schieberegister mit dem er die GCR Codierung direkt einliest und damit dann einfach eine große Lookup Tabelle adressiert.
Das ist natürlich auch schnell. Zum Schreiben kann er das aber dann wieder nicht benutzen.
Das stimmt nicht so ganz ... der Speeder hat lediglich ein 10Bit Schieberegister mit dem er die GCR Codierung direkt einliest und damit dann einfach eine große Lookup Tabelle adressiert.
Genau.
Aber wäre das nicht ausbaufähig?
10 Bit zu 8 Bit ... ein gefundenes Fressen für ein GAL oder für ein EPROM. 
10 Bit zu 8 Bit ... ein gefundenes Fressen für ein GAL oder für ein EPROM.
Ich überlege ja schon ... 
Aber auch da läuft es dann wieder auf das gleiche wie bei MeGALoDOS heraus ...
... es muss sich mal jemand hinsetzen und einen Speeder (z.B. Dolphin DOS) so umbauen dass dieser die
Hardware dann auch optimal und komplett nutzen kann ...
Schon mit der Hardware von MeGALoDOS könnte mit dem richtig zurechtgeschusterten DOS kein wie auch immer
gearteter anderer Speeder mehr schneller sein - wie Du selbst schon festgestellt hast ...
Eigentlich möchte man ja 10 Bit zu 9 Bit um ungültige GCR-Daten signalisieren zu können. Wenn man darauf verzichten möchte würde auch 8-zu-6 plus zwei Durchleitungen reichen, das mittlere Bit im GCR-Code stammt ja direkt vom Originalnibble.
