1541-II Schaltplan

Kennt jemand nen korrekten 1541-II Schaltplan?

Ich hab hier gerade eine Platine liegen, mit Fehler "blinkt". D.h. das RAM soll defekt sein. Dieses hab ich getauscht, keine Besserung. Dann hab ich meine 6502 RAM/ROM Platine eingesetzt, und dort das RAM aktiviert. Läuft. d.h. in der Ansteuerung des RAM wird etwas defekt sein.

Nun soll laut Schaltplan das CS Signal des RAMs über den LS42 und LS08 erzeugt werden. Aber meine Messungen sagten anderes, da war plötzlich noch der LS14 im Spiel.

Auf Funet sind zwei Schaltpläne:
Commodore:
http://www.zimmers.net/anonftp…w/1541/1541-II.340503.gif
Levente:
http://www.zimmers.net/anonftp…ives/new/1541/1541-II.gif

Der Commodore Plan verschweigt den LS14 ... Unbrauchbar.

Leventes Plan ist fast korrekt, aber Pin 1 des LS08 ist unklar. Bei ihm geht er auf den Adressbus (wohin dort?), bei meiner Messung geht er auf Pin37 der CPU, also Phi0. Da hat Levente falsch gezeichnet

Gibts irgendwo noch nen anderen Plan?

Quote from ogf

Eine Verknüpfung mit dem Takt kann beim RAM sinnvoll sein um zu verhindern, daß zum falschen Zeitpunkt geschrieben und damit der Speicherinhalt zerstört wird.

Die Verknüpfung ist in der 1541-II schon über das grosse Gate-Array gegeben. Dieses erzeugt ein separates R/W Signal für das RAM.

Jo. bzw. mit diesem jenem identisch ist.

Hehe, auch von Commodore.

Ich geb momentan mal auf an der Platine, ich will nicht alles auf gut Glück sockeln. Mein Logiktester grad nicht greifbar ...

Ausserdem reicht es mir momentan, wenn sie mit meiner RAM/ROM Platine läuft. Und dafür musste ich die CPU ja sowieso sockeln Das soll mein Versuchskarnickel für den Prologic DOS "Nachbau" geben.

Quote from x1541

Die Verknüpfung ist in der 1541-II schon über das grosse Gate-Array gegeben. Dieses erzeugt ein separates R/W Signal für das RAM.

Und ich habe die ganze Zeit am fehlenden /CS gemessen.... Dieses war aber durch andere Faktoren beeinflusst und geht eigentlich. Floppy blinkt trotzdem.

Des Rätsels Lösung, das modifizierte R/W vom Gate Array ist defekt. Ich habe testweise das RAM direkt an R/W von der CPU gelötet. Nun wird der RAM Test bestanden.

Das Gate Array wollte ich eh noch sockeln, weil ich Experimente mit dessen 2MHz Modus vorhabe. Das kommt mir ja sehr gelegen, dass dieses defekt ist

das war nur eine lose Platine aus einem Schrotthaufen. mit LW dran liest und schreibt es nun tadellos.