Die 3.3.2 ist optimiert.
Die Gleichungen sind stark vereinfacht.
Interessant, dass die vereinfachten Gleichungen in einer größeren JEDEC-Datei münden...
Aber zuerst einmal zu den Zwischenergebnissen, ich habe auf die Schnelle zwischen Abendendessen und Kind-ins-Bett-bringen ein wenig getestet:
1. Platine modifiziert
Eine Strippe (hier gelb im Bild) gezogen zwischen Pin 17 des Expansions-Ports (VR/W) und Pin 40 des CPLD.
24-06-04 20-59-30 3750b.jpg 24-06-04 20-59-17 3749b.jpg
2. Getestet mit altem CPLD (Version 3.2)
Ohne sonstige Änderungen funktioniert das Modul wie zuvor, natürlich weiterhin mit RAM-Problemen am fraglichen VC-20.
3. Getestet mit Version 3.3
Version 3.3 in einen neuen ATF1504AS programmiert und diesen in das FE3 eingesetzt. Das Modul startet und es sind nun sowohl FE3DIAG.PRG als auch CROSSTALK.PRG zufrieden damit!
24-06-04 21-12-35 3752b.jpg 24-06-04 21-11-45 3751b.jpg
4. Getestet mit Version 3.3.2
Version 3.3.2 in einen weiteren ATF1504AS programmiert und diesen in das FE3 eingesetzt. Leider startet das System damit nicht, ich bekomme nur einen schwarzen Bildschirm. Das war wohl etwas zu sehr vereinfacht.
Version 3.3.2 bedarf also noch weiterer Arbeit, oder wir bleiben bei Version 3.3. Außerdem wären wohl weitere Tests sinnvoll. Was wäre denn als "Burn-In"-Test geeignet?
Und schließlich müssen wir noch jemanden finden, der es an einem NTSC-VIC-20 ausprobieren mag.