Final Expansion 3 CPLD Firmware

Hier unten

@fusible will der Überschrift nach die CPLD-Dateien (Jedec-Dateien für das verbaute ATF1504-CPLD) haben. Die sind nicht im oben verlinkten ZIP-Archiv...

Ob die CPLD-Dateien überhaupt veröffentlicht wurden, möchte ich nach (teilweise) Lesen des Threads bezweifeln...

Gruß,
Thomas

Quote from fusible

Aber evtl kann ja jemand helfen.

Falls Du Erfolg haben solltest und entweder die Quelltexte oder die Jedecdateien für das ATF1504-CPLD bekommen solltest, kann ich Dir gerne behilflich sein, diese in das ATF1504-IC zu brennen. Ich habe mir bei einem aktuellen Projekt von mir eine entsprechende Toolchain aufgebaut... Siehe hier: The Final Chesscard

Gruß,
Thomas

FE3_CPLD_V3-2.zip (enthält: VC20FINAL-V3-2.jed, VC20FINAL-v3-2.PLD, VC20FINAL-V3-2.si)

Quote from Freak

Falls Du Erfolg haben solltest und entweder die Quelltexte oder die Jedecdateien für das ATF1504-CPLD bekommen solltest, kann ich Dir gerne behilflich sein, diese in das ATF1504-IC zu brennen. Ich habe mir bei einem aktuellen Projekt von mir eine entsprechende Toolchain aufgebaut... Siehe hier: The Final Chesscard

Gruß,
Thomas

Quote from fusible

Klasse das wäre genial Mal schauen ob ich fündig werde. Danke

Ich habe mir vorhin mal die FE3 genauer angesehen, sowohl Platine als auch die Sources des CPLD...

Ich muss mein Angebot ein ATF1504-IC für die FE3 zu löschen und neu zu beschreiben aber wohl zurückziehen, da es aussieht, als ob der Chip für die FE3 nicht über die JTAG-Schnittstelle gelöscht und programmiert werden kann. Wohl nur beim allerersten Mal, danach ist die JTAG-Schnittstelle tot, da die zugehörigen Pins für die Logik verwendet werden...

Sorry, war wohl ein Schnellschuß von mir.

Neue CPLDs sollten programmiert werden können. Sie würden sich dann aber auf der JTAG-Schnittstelle sofort nach dem Brennen nicht mehr ansprechen lassen können...

Gruß,
Thomas

Donald hat die über JTAG bespielt.
Zum löschen braucht man einen guten Programmer wie den Gallep.