letzter Beitrag von will am
vorneweg ich habe die Suchfunktion verwendet, aber nichts 100% passendes gefunden.
welche bugs der MOS 6502 CPU sind Euch bekannt?
ich kenne bisher nur einen bug bezueglich der indirekten JMP instruction.
wie ist es um die 6502 clones (Synertek, Rockwell, Western Design Center WDC) bestellt?
wurden da diese bugs behoben?
Der mir bekannte bug wurde in der WDC 65C02 CPU behoben.
Hier sind 2 Bugs aufgeführt:
Meinst Du Bugs oder die illegalen Opcodes?
So grob:
Die Clones von Synertek, Rockwell sind in der Regel gleich, da sie intern auf der gleichen Schaltung beruhen
(wurden in Lizenz gebaut als 2nd Source, selbst das Layout ist mehr oder weniger identisch).
Unterschiede rühren (wenn überhaupt) eher von minimalen
Änderungen im Layout oder Sperrschichtkapazitäten/Streuung.
Die Varianten von WDC sind Weiterentwicklungen und nicht 100% identisch.
welche bugs der MOS 6502 CPU sind Euch bekannt?
Wenn bei der Ausführung von BRK ein IRQ anliegt, wird nur einer der beiden ausgeführt, der andere geht verloren. Details sind mir entfallen, bitte selber googeln. 
welche bugs der MOS 6502 CPU sind Euch bekannt?
Wenn bei der Ausführung von BRK ein IRQ anliegt, wird nur einer der beiden ausgeführt, der andere geht verloren. Details sind mir entfallen, bitte selber googeln.
Manche sehen es als Feature, andere als Bug: Die indexierte Zeropage-Adressierung, z.B. LDX $FF,Y und Y=2 greift auf $0001 zu und nicht auf $0101. Also es passiert ein Wrap-Around in der Zeropage. Wenn man es strikt als Zeropage-Adressierung ansieht, dann stimmt es auch, dass das Ergebnis in der Zeropage bleibt. Das hat auch Vorteile, der Offset quasi einer Zweierkomplementdarstellung gleichkommt und hat damit effektiv einen vorzeichenbehafteten Offset -128,Y ... -1,Y 0,Y ... 127,Y. Davon profitieren etwa etliche FORTH-Implementierungen, die X als Stackpointer ansehen und so bequem vor und nach dem Stackpointer adressieren können.
Beim 65816er merkt man, dass das schnell hinderlich wäre. Da ist im Native-Mode dann das Zentrum das Register, das z.B. auch mit 16-Bit die gesamte 64-K-Bank überdecken kann und die ehemalige Zeropage-Adresse dann eigentlich nur noch ein Offset, der einfach zum Register addiert wird. Da dort die Direct-Page (Zeropage auf Wanderschaft) überall in der Bank 0 liegen kann, hat man aber trotzdem ein Wrap-around bezogen auf Bank 0.
Erwähnt z.B. unter https://riff.2ix.at/6502/?dok=fehler
Nach einem Hardware-Reset ist der Decimal-Flag in keinem definierten Zustand.
Als eine Anomalie könnte man den fehlende SEV-Befehl sehen - zumindest aus Sicht der Symmetrie. Ein CLV gibt es. Aber das Overflow-Flag muss auch nicht explizit gesetzt werden, das sollen ja die entsprechenden Operatoren machen. Oder im Falle eines Legacy 6502-Chips auch über den Pin SO, was beispielsweise im CBM-DOS der Floppy verwendet wird (quasi als Data-Ready-Signal der Schreib-Lese-Elektronik).
Das ist eigentlich auch kein Bug, vielleicht nur wenn man es von anderen Prozessoren kommend betrachtet: PLA setzt Zero- und Negative-Flag gemäß dem Wert im Akku. Bei vielen anderen Prozessoren ändern Stack-Befehle in der Regel keine Flags.
vielleicht koennten wir C64doc ueberreden, diesen thread ueber 6502 bugs oben zu pinnen?
ich meine, bugs sind eine Sache, die jeden angehen!
In den früher 6502-Chip-Versionen von 1975 gab es einen Bug beim ROR-Befehl (siehe https://www.pagetable.com/?p=406.) Die Microsoft-BASIC-Sourcen enthalten daher einen Switch (RORSW) um den Code so zu generieren dass ROR durch andere Befehle emuliert wird - natürlich auf Kosten von Geschwindigkeit und Codegröße (siehe https://www.pagetable.com/?p=774).
Ab ca. 1976 gab es dann aber auch einen funktinierenden ROR-Befehl im 6502.
Dieser Bug wird aber in keinem C64 zu finden sein, da dieser den 6510-Prozessor enthält, der auf der gefixten Version des 6502 mit ROR aufbaut. Das Commodore-Basic, welches ja stark auf Microsoft Basic basiert, ist deshalb auch mit ausgeschaltenem RORSW assembliert.
In den früher 6502-Chip-Versionen von 1975 gab es einen Bug beim ROR-Befehl (siehe https://www.pagetable.com/?p=406.) Die Microsoft-BASIC-Sourcen enthalten daher einen Switch (RORSW) um den Code so zu generieren dass ROR durch andere Befehle emuliert wird - natürlich auf Kosten von Geschwindigkeit und Codegröße (siehe https://www.pagetable.com/?p=774).
Ab ca. 1976 gab es dann aber auch einen funktinierenden ROR-Befehl im 6502.
Danke für die Info! Das wäre uns ja fast entgangen.... 
... wenn's nicht hier gleich als erstem Punkt schon erwähnt worden wäre:
Alles anzeigenIn den früher 6502-Chip-Versionen von 1975 gab es einen Bug beim ROR-Befehl (siehe https://www.pagetable.com/?p=406.) Die Microsoft-BASIC-Sourcen enthalten daher einen Switch (RORSW) um den Code so zu generieren dass ROR durch andere Befehle emuliert wird - natürlich auf Kosten von Geschwindigkeit und Codegröße (siehe https://www.pagetable.com/?p=774).
Ab ca. 1976 gab es dann aber auch einen funktinierenden ROR-Befehl im 6502.
Danke für die Info! Das wäre uns ja fast entgangen....
... wenn's nicht hier gleich als erstem Punkt schon erwähnt worden wäre:
Gerne 
Ich hoffe der Bezug zum C64 BASIC ist zumindest interessant gewesen, auch wenn der RORSW dort off ist.
