Aufgrund meiner praktischen Erfahrung in der Programmierung der FE3.1 erwäge ich Änderungen in der CPLD Logik. Quasi eine hardware kompatible FE3.2 Version.
Da aber schon FE3.1 Versionen im Umlauf sind und da es auch im VICE bereits implementiert ist, möchte ich das mal öffentlich dikutieren. Ich glaube, wenn man die Änderungen nicht jetzt macht, sollte man sie nie mehr machen.
Änderungsvorschläge:
-
Im ROM Modus liegt der Block 0 (3K RAM Bereich) brach.
Früher habe ich den ROM Modus eigentlich nur als "Kickstart" der Firmware gesehen. Aber es hat auch seine Vorteile den Code direkt aus dem ROM heraus auszuführen.
Der 3K Bereich ist im ROM Modus zur Zeit ausgeblendet. Allerdings wäre es ein "Bruch" in der Konzeption, es wäre kein ROM Modus mehr sondern ein Mix Modus. Zum Anderen, - es bietet (nur??) Vorteile wenn man ihn nutzen könnte ...
Und natürlich kann man ihn immer noch ausblenden mit Register 1 Bit 0 ...
-
Im Super RAM Modus liegt der Block 0 (3K RAM Bereich) immer in der Bank 0.
Denkbar wäre den Adressbereich Bank mäßig anzupassen oder im Bank 0 Adressbereich zu verschieben.
-
Neue, zusätzliche Modi
Denkbar wären Mixmodi wo RAM und ROM gleichzeitig vorkommen. Zb. im $A bereich ROM und sonst überall RAM oder eine andere Mixform.
Jetzt liegt unter dem ROM ja immer RAM, wenn man schreibend zugreift geht das ins RAM. Denkbar wäre lesen aus RAM und schreiben (flashen) ins ROM.
-
Spezialsachen
Schön wäre auch, wenn man NMI und RESET tracen könnte und automatisch in ROM wechseln. Leider unterstützt das die bestehende Hardware nicht. Man kann das aber gut emulieren indem man die Teile ins RAM kopiert.