Gibts irgendwo genauere Infos zu dem Chip?
Insbesondere RFO hat gezeigt, was man aus dem Chip noch herausholen kann, leider sind davon viele Dinge nur mit genauem Timing realisierbar, was sie fuer normale Anwendungen eher nicht nutzbar macht.
zB der 'FLI' Mode bei RFO wird dadurch erzeugt, dass Register 9 auf 0 gesetzt wird. (Bedeutet ein Zeichen ist eine Rasterline hoch) Jedoch scheint der VDC kein Bild darzustellen, wenn R9 null ist beim Beginn des Bildes, so dass man es zwischenzeitlich wieder auf 1 setzen muss.
Interessanterweise verschwanden dabei die eingefaerbten Rasterlines...
Ausserdem erfaehrt das komplette Bild durch den shrink der Attribute auch insgesamt ein shrink, so dass man den Sync und Anzahl der dagestellten und gesamten Rasterlines anders einstellen muss (R4, R6)
Gibt es da irgendwelche Formeln fuer, um funktionierende Werte zu errechnen?
Da ich leider den 80 Zeichen Schirm momentan nur auf einem Fernseher habe, ist das herausfinden von korrekten Syncs umso schwerer.
Diese typische VIC2 FLI Sache, indem man das Attribut RAM jede Rasterzeile verschiebt, scheint beim VDC nicht zu klappen. Ich konnte nicht herausfinden ob es moeglich ist eine "Badline' zu erzeugen, damit es die Attribut Werte neu laed. Kurzes deaktivieren der Attribute erzeugt keine Badline.
Was genau macht das Interlace Bit in R8 ?
Ich glaube man kann auch auf einem C128 im 2Mhz Modus richtig timen. Der 2Mhz Modus ist Timingmaessig nur problematisch wenn man auf den IO Bereich $dxxx zugreift. Dabei wird bei jedem ungeraden Zyklus ein
'Bill Herds Clock Stretching' gemacht.
Damit sollte ein sta IO die CPU zu den IO-Bausteinen syncen, in dem Sinne, wenn man nun nur nach geradzahligen Zyklen IO Zugriffe macht, dass man immer einen IO-Chip kompatiblen Zyklus trifft, sodass dieser IO Zugriff immer dieselbe Zeit beansprucht.
Ciao...