Hallo zur späten Stunde,
ich wollte mal etwas tiefer in die Assembler Materie eintauchen und dachte mir,ich guck mal was die
8501 cpu des C16 so alles treibt.Nach einigen Tagen Theorie aus den Synertek hardware und
programming manuals ging ich zur Praxis hinüber.
Also LogicPort an die cpu und trigger los !
Uuunnnd tja,in der Theorie sieht alles ganz schön aus,in der Praxis muss das gemessene ja erst mal
richtig interpretiert werden.Ich habe da ein Bild mit dem Ergebniss meines ersten 
6502 asm
Programms :
$2000 EA NOP 
$2001 00 BRK
Mein Problem ist,dass die 8501 cpu keine phi1 und phi2 Takte ausgibt.Es geht nur phi0 (CPU_CLK_IN) rein.
(Ein phi2 wird durch die PLA erzeugt,sieht aber nur wie ein verzögertes CPU_CLK_IN aus).
In den Manuals steht,dass phi1 die Adressphase und phi2 die Datenphase ist.Wo sind die jetzt bei mir ?
Fängt mit der fallenden Flanke von CPU_CLK_IN (bei cursor A) die Adressphase an und mit der steigenden
(bei cursor C) die Daten-Phase an ? ($EA ist ja nop).
Ich versuche halt die Angaben aus dem synertek Datenbuch (Anhang E)wiederzufinden:
Implied Addressing:
CLK ADDR_BUS DATA_BUS
1 PC OP-CODE
2 PC+1 new op-code (ignore)
3 PC+1 new op-code (fetch), execute old
Wenn ich das verstanden habe,guck ich mir mal alle mögliches Adressierungsarten an ... 
Ok, das reicht erstmal,ist eh nur was für "Taktzyklen-fetischischten" und das auch noch Nachts!
