solange ich beim Diag Modul auf Reset klicke.
DAS sollte nicht sein. Während des Resets kann "niemand" den RAM-Inhalt verändern - der VIC kann nur lesen und die CPU ist angehalten.
. Kann es sein, dass es da irgend ein Problem bei der Adresslogik gibt?
Das klingt sehr wahrscheinlich.
Die RAMs habe ich von alten EGA Karten, da habe ich schon etliche probiert, immer mit dem gleichen Ergebnis.
Auch das klingt in dem Fall eher nach einem Logik-Problem - was bei der 250469 allerdings ziemlich blöd ist, weil alles im 64-Pin-Custom-IC integriert ist. Der 4066 (U21) oder der 74LS08 (U3) kämen in Frage, allerdings fällt mir auf die Schnelle nicht ein, wie diese beiden diese Fehler produzieren sollten. Eventuell wird der Prozessor nicht sauber angehalten; U3 hängt da mit drin. Kannst ja mal testweise tauschen oder die Signale "RDY", "AEC" und "PHi0" an der CPU mit dem Logic Analyzer aufnehmen.
Prüfe auch mal das 64-Pin-Custom-IC auf kalte Lötstellen.
Ich wollte nur zeigen, dass das A6/A7 Signal bei VIC und 64-Pin-Custom-IC von PIN zu PIN gut ist.
Ja ja, schon, OK, alles gut. Ich wiederum wollte nur erklären, warum sich daraus nicht sofort der Defekt erkennen lässt.
Ja, hab ich. Er wird nach ein paar Minuten auch leicht warm. I
Ist normal.
ch hätte auch noch einen 6569R5 kann ich den stattdessen einsetzen? Sind die Kompatibel?
Nicht ohne Umbau, der braucht 12 V auf VDD und das gibt's auf dem 250469 gar nicht.
[edit]
Mal noch als Ergänzung:
Kann es sein, dass während die CPU läuft was in den Bildschirmspeicher geschrieben wird?
Natürlich, wie soll denn sonst Text usw. programmgesteuert angezeigt werden?
Liegt der Bildschirmspeicher im normalen RAM oder wo anders?
VIC und CPU teilen sich das RAM. Der VIC bekommt 16 kB der 64 kB RAM als Bildschirmspeicher(bereich). Welche der vier Pages kann man über zwei Pins von CIA2 (PA0 und PA1) definieren.
Während eines CPU-Taktzyklusses hat "in der einen Halbwelle" der VIC und "in der anderen Halbwelle" die CPU den RAM-Zugriff - mit einigen zusätzlichen Ausnahmen: Der VIC braucht manchmal ein paar Zyklen mehr und hält die CPU "In ihrer Halbwelle" dann per "RDY" an. Das entsprechende Signal am VIC heißt "BA", es wird mit "DMA" vom Expansionport verknüpft durch ein Gatter von U3.
Sollte U3 tatsächlich einen weg haben kämen sich CPU und VIC bei diesen Gelegenheiten in die Quere. Wie sich das "optisch" auswirken würde weiß ich im Moment nicht. Muss ich mal ausprobieren. 
[/edit]