Beiträge von zschunky im Thema „2 Speicherzugriffe pro Takt?“

    Ausserdem generiert der VIC die RAS und CAS Signale für den DRAM-Zugriff (wobei das CAS noch etwas durch die PLA verzögert wird). Diese werden je zweimal pro Takt generiert. Einmal wenn der Takt low ist und einmal wenn der Takt high ist. Wenn der Takt low ist greift immer der VIC zu und bei hohen Takt die CPU, falls sie nicht per AEC deaktiviert wurde. Von Aussen (Expansion-Port) kann man nur auf den Speicher zugreifen wenn man das DMA-Signal auf low zieht. Dieser Zugriff darf nur erfolgen wenn der Takt high ist und solange das BA Signal high ist (hier zeigt der VIC an dass er zusätzliche Zugriffe mit clock=high benötigt).
    Also man kann also nicht mal jeden Takt auf den Speicher zugreifen und dann immer nur einmal pro Takt Aufgrund der RAS/CAS Signale.
    Ausserdem sollte man noch erwähnen dass man DMA nicht auf low ziehen darf solange die CPU dabei ist Schreibaktivitäten durchzuführen.