Die Sache ist eigentlich viel "harmloser":
Der 6502 Core braucht ja 2 Clocksignale:
PHI1 und PHI2 die sich nicht überlappen (also nie gleichzeitig HIGH sind) und um ~180 Phasenverschoben sind.
MOS bezeichnet mit "Internal Clock" lediglich eine Schaltung (Bonding Option + kl. Maskenänderung), die aus einem PHI0 diese Beiden
Signale generiert. Im wesentlichen ist das nur ein RS-FlipFlop mit aus NOR Gattern und ein paar Verzögerungen.
Was anderes wäre mir tatsächlich nicht bekannt.