Beiträge von ivettaB im Thema „80Z Karte rebuild?“

    Während eines VIC-Zyklus oder eines DMA zieht die MMU TA12 - TA15 auf High, während TA8 - TA11 auf Tri-State sind.

    Dies ermöglicht es dem VIC-Chip, TA8 - TA11 als VIC-Adressen VA8 - VA11 zu steuern.

    Dieser Abschnitt beschreibt zwei verwandte Adreßbusse, den Multiplexed Address Bus und den

    VIC-Multiplex-Adressbus, bekannt als MA0 - MA7 bzw. VMA0 - VMA7. Der VIC

    Multiplexed Address Bus wird während des AEC-H Pegel durch Multiplexing des hochrangigen Translated Address Bus (TA8 - TA15)

    mit dem niederwertigen Prozessor-Adressbus (Ao - A7), gesteuert über das MUX

    Signal gesteuert wird. Dieser über Serienwiderstände gesteuerte Bus wird als Multiplexed Address Bus bezeichnet.

    Der VIC-Multiplex-Adressbus wird für die Adressierung der VIC-Chipregister verwendet, während der Multiplex-Adressbus

    die DRAM-Adresse des Prozessors für beide 64K-DRAM-Bänke ist.


    Während eines VIC-Zyklus, AEC low, müssen die VIC-Chip-Adressleitungen aktiviert sein. Es gibt keinen vollständig

    separaten Adressbus für die VIC-Adressen, daher werden die Adressleitungen VMA0 - VMA7 und TA8 - TA11

    Leitungen, die ansonsten bei AEC-Low dreifach durchgeschaltet werden. Die meisten der VIC-Adressen kommen bereits gemultiplext aus dem VIC

    Chip bereits gemultiplext, aber zwei von ihnen, VA6 und VA7. Sie liefern keine Spalteninformationen,

    da der VIC-Chip nur vierzehn Bits zur Adressierung bereitstellt. Die höherwertigen Adressbits VA14 und

    VA-J5 kommen von CIA 2, wie beim C64. Somit liefert der VIC die kompletten VMAq - VMA7 für einen VIC

    DRAM-Zugriff oder DRAM-Auffrischung. Die vom VIC gelieferten TA8 - TA11 werden in Verbindung mit einem anderen

    Adressierungsbus für nicht gemultiplexte VIC-Zyklusadressen, wie z.B. Zeichen-ROM und Farb-RAM

    Zugriffe

    Während AEC low müssen die VIC-Adressen VA0 - VA7 (VMA0 - VMA7) auf den Shared Address Bus kommen.

    Da VA0 - VA6 tatsächlich gemultiplext sind, muss nur die Zeilenadresse an den Shared

    Adressbus gesendet werden. Die gemultiplexten VIC-Adressen werden also transparent durchgeschaltet, wenn entweder RAS oder MUX

    low sind, aber verriegelt werden, wenn beide High sind, was bedeuten würde, dass eine Spaltenadresse in Kürze

    präsentiert wird. Auch die höherwertigen Adressbits werden über den gemeinsamen Translated Address

    Bus. Beachten Sie, dass der Shared Address Bus die unteren acht Bits der Adresse des Erweiterungsports liefert,

    den VIC-Zugriff auf Kassetten und einige zusätzliche Treiberkapazitäten über die TTL-Chips ermöglicht, die zur Steuerung des Shared Address Bus

    zur Ansteuerung des Shared Address Bus.

    Das ist schon sehr aufwändig muss ich sagen. Sozusagen 3 Chips miteinander Synchronisiert (z80,8500,VIC II)

    Naja. Ich finde es sieht in Echt schon brauchbar aus. Röhre fotografieren ist immer schwierig.

    Aber deine Meinung sei dir gegönnt :smile:

    Ich verstehe aus heutiger Sicht schon nicht wie ich die 40 Zeichen in flackernden 50Hz aushalten konnte. War ich Froh als die ersten VGA CRTs 75Hz oder 100Hz konnten.

    liegt wahrscheinlich daran das die analog Röhren ziemlich lahm waren und du das Refresh eigentlich nicht sehen kannst-

    Ausserdem bekommst du am C64 zwei gleiche Halbbilder 50 x pro Sekunde , im Gegensatz zu all den Interlace FLI / Amiga sonstwas Modi ....

    Deshalb ist ein TFT sowieso nicht Retro genug. Kein Line Smear (verschmieren von Farbpixel neben einander), Scanline artefakte usw...

    Also ich finde 80Z auf dem 1901 oder 1081/1084 voll ok.

    Wir reden doch hier über eine Erweiterung für den C64.

    Für mich sollte das gar nicht perfekt sein, kein VGA, kein FPGA und erst recht kein HDMI. Mir wäre eine klassische Lösung lieber, also etwas was man auch 1985 oder 1990 hätte bauen können.

    klar verstehe ich. Retro soll retro sein !

    Auch wenn die Teile mühsam sind zu bestellen.

    Immerhin spart man sich den JTAG Programmer und all die 3v3 Level Shifter ICs

    Habe jetzt mal einige 6845 besorgt und schaue mal ob da was zu basteln ist...

    Brauche noch eine Expansion Prototyp karte (die mit den Lötpunkten) - keine Ahnung wo das zu bekommen ist.

    Was ist mit dem Woulters Holländer ? Der hat ja schon fertige Designs aber leider keine Schaltpläne auf seiner Site..

    aha interessant. Aber gut so ein Sony Videomonitor ist auch preislich eine andere Liga....Der 1084 war ja ein Volxmonitor ....

    haben einige in den Filmschnittfirmen früher stehen gehabt-

    obwohl ich das farbverschmierte Bild (colorblend) besser mag als diese gestochen scharfen pixel vom Sony (SONY PVM 14M2U Professional Monitor) habe beide hier weil mir jemand

    sagte kauf den für dein Arcade hobby.... Na ja .... ist eher anders herum..

    Selbst wenn es sich nur um Text handelt.

    Bitte melde dich an, um diesen Link zu sehen.

    Sorry ich kann das kaputte Bild nicht selbst entfernen.

    sagich doch farbe muss sein !

    egal ob hires oder char

    kostet halt eine Color lookup table und rgb dividers ....

    der vdc ist nicht lahm sondern die Grafikram schnittstelle zum 6510 CPU wegen dem indexregister interface.

    den vdc muss man eigentlich nur einmal initialisieren ok, das dauert kurz aber danach manipuliert man eh nur noch im DRAM Speicher herum !!

    denke du solltest das auf Lochraster oder breadboard einfach mal austesten ?
    Der vdc vereinfacht das mit der Farbe erheblich ich weiss.....

    Inspiration nötig? Hier:

    habe mal bei einem franzosen ein PIC1684 videoprojekt nachgebaut (16 millionenfarben) das recht gutes farbvideo ausgegeben hatte... bei 4mhz quarz (wäre dotclk /2 = d Flipflop)

    Danach das umgebaut um einen Spaceinvaders arcade (8080 cpu) auf den fernseher zu bringen...

    (monochrome)

    - CT heise PAK/2 oder PaK/3 68K Projekt; da kann man sich den dotclk 8mhz -> 16mhz abschauen für den Shift register (ladelogik für den ls162? muss dann angepasst werden)

    - schneider CPC Schaltplan: da kann man sich abschaun wie man den 6845 CRT mit speicher und farbe aufbaut

    - C64: wie oben beschrieben: (ein SRAM 32K Standardmodul über de00 banking)

    das kann man mit einem ls138+ls00 alles aufeinmal ausdekodieren:

    /CS SRAM (y4) = Phi2=h+a15=H, a13,14=L

    OE SRAM = c64 RW + phi2 an ein 74ls00 nand gatter -> output = /oe

    WE SRAM =c64 RW NAND (als inverter) und ein zweites NAND um noch PHI2 mit zuverwenden siehe eine Zeile höher bei /OE

    ls138:

    Phi2 = an G1 pin6

    a13=a,a14=b,a15=c

    /CS SRAM = y4

    g2a,g2b = GND