Beim Bitbanging geht leider immer recht viel Zeit verloren
Speziell beim RP2040 sollten die PIOs dabei sehr viel Optimierungspotenzial bringen; die PIOs können dann µS-genau das "Skript" abarbeiten, das die eigentliche Emulation vorher in FIFOs geschrieben hat. Ich hab dazu in Bitte melde dich an, um diesen Link zu sehen. was geschrieben. Das geht (vermutlich) noch etwas besser, wenn man z.B. das RAM einfach sowohl in CPU als auch VIC vorhält.
Am besten kannst Du richtiges Verhalten aber garantieren, wenn Du die Replacements in einem echten C64 laufen lässt
Hm, ich hatte das andere Projekt nicht als Chip-Replacements gedacht. Die Idee wäre, da etwas zu bauen, das hackable und günstig² ist und trotzdem IEC/Expansionsport/Userport mit exaktem Timing anbietet (aber intern ggf. gerne anders als der originale C64 strukturiert ist). Sowas gibt's bisher noch nicht: TheC64 und die anderen reinen Emulatorlösungen haben kein exaktes Timing und können damit keinen (kompatiblen) Expansionsport oder IEC anbieten; Mega65 und die anderen FPGA-Lösungen sind teuer und "dank" VHDL/Verilog für den Hobbyprogrammierer nicht hackable.
² Ein 3,3V-Rebuild mit je einem RP2040 für CPU, VIC, CIA1, CIA2, SID, HDMI sollte grob überschlagen unter 50€ kommen (können).