Lässt sich aus der Aussage dass irq und nmi bei dem Board um das es hier geht auch auf 5v sind etwas ableiten???
Ja, dass es beim gegenständlichen Board auch OK ist.
Ein Problem wäre es, wenn eines der Signale oder gar beide auf GND klemmen.
Lässt sich aus der Aussage dass irq und nmi bei dem Board um das es hier geht auch auf 5v sind etwas ableiten???
Ja, dass es beim gegenständlichen Board auch OK ist.
Ein Problem wäre es, wenn eines der Signale oder gar beide auf GND klemmen.
Zitat von Thread-KurzzusammenfassungAlles anzeigen250407
Oszi habe ich leider nicht, nur Multimeter mit Frequenzmessung und einen Logiktester.
Ohne Modul Blackscreen
Deadtest läuft normal an und hängt sich dann beim Zero Page Test auf.
Sporadisch startet der Dead Test überhaupt nicht oder bleibt bei einer willkürlichen Bildschirmfarbe hängen...
Der RAM Tester hängt sich mit schwarzem Screen mit grünem Rand auf, im Ultimax Modus.
Übrigens habe ich gerade festgestellt, dass der ungepatchte Dead Test nur einen Blackscreen bringt und nicht anläuft...
CPU, PLA und VIC sind gesockelt und okay.
Sid ist natürlich gesockelt und für die Tests nicht gesteckt.
Es sind MB-RAMs verbaut.
CPU, VIC und PLA habe ich nochmal in ein funktionierendes Board gesteckt, die sind in Ordnung.
Spannungen, Takt und Reset sind einwandfrei...
Den Reset an CPU Pin 40 habe ich gerade nochmal geprüft, bleibt etwa ne halbe Sekunde auf Low und geht dann auf High.
Ein MOS 7707 (getauscht gegen 7406) auf U8, U15 (MOS 7711 = 74LS139) und das Farbram wurden von einem meiner Vorgänger schon gesockelt.
Habe zwei andere 74ls139 probiert, keine Änderung.
Mal das achtfach geblunkene RAM tauschen. Das ist beim 407 die U21.
So, U21 ist erneuert mit dem Ergebnis, dass das Diag jetzt zwar zuverlässig anzulaufen scheint, sich aber immer noch beim Test der Zero Page aufhängt.
Die Adressleitungen vom Color-RAM und der CPU zu den Multiplexern habe ich geprüft und D0 auch in alle Richtungen...
Kommando zurück, jetzt bringt der Rechner mit allen Versionen des Dead Test nur noch einen black scteen...
Ab und zu läuft der Deadtest an, wechselt dann drei- oder viermal die Bildschirmfarbe und hängt dann.
Ist ne EPROM Pla drin, aber auch mit einer J-Pla ist das Ergebnis gleich.
So, der Expansionsport ist durchgemessen, a12 hatte keinen Durchgang zur PLA.
Trotzdem bringt das Board immer noch einen Blackscreen
Habe gerade mal alle Leiterbahnen geprüft die unter dem Farbram entlang laufen, da waren noch zwei Unterbrechungen.
Trotzdem immer noch black Screen.
D0 bis D3 zwischen 0,08 und 0,34V, D4 bis D7 etwa 3,5V
A0 bis A11 etwa 3,5V, A12 4,89V, A13 0V, A14 und A15 etwa 3,5V.
Ich löte jetzt mal das Basic ROM aus... BASIC Rom war's schon mal nicht, werfe jetzt noch mal das char Rom raus.
Sorry, meinte das Kernal Rom, aber das war's leider auch nicht. Dafür ist A13 jetzt auch bei 3,5V. Am Datenbus hat sich nichts verändert.
Das Basic-Rom ist in Ordnung, das Kernal-Rom ist kaputt, bringt im intakten Board ohne Modul nur einen Blackscreen.
Der Tausch vom 4066 auf U16 hat keine Veränderungen An U0 bis U3 gebracht.
Dann werde ich morgen wohl mal das Char-Rom auslöten. Char Rom ist raus, war aber in Ordnung.
Witzigerweise habe ich jetzt nur noch auf d0 und d2 0,3v, auf d1 und d4 messe ich eine stark pendelnde Spannung zwischen 0,5 und 3v...
A12 war falsch mit dem Expansionsport verbunden, das ist jetzt wieder in Ordnung bei 3,5V, A13 ist bei 4,6V
Beide CIAs sind auch raus, keine Änderung.
Ich habe jetzt nur noch eine getestete CPU, eine getestete Pla und einen getesteten Vic auf dem Board, keine Roms, keine CIAs und keinen Sid.
Trotzdem Blackscreen, irgendwer noch Ideen?
Bisher hatte ich im Bereich RAM nur U21 getauscht.
Ich habe jetzt nochmals gemessen, Fakt ist, dass Pin k am Expansionsport, also Leitung A12 nicht zur Pla oder den Roms kommt.
Da ist definitiv was faul.
U13 erneuert, leider ohne Erfolg.
Also, exrom, game, romh und roml kommen korrekt an der pla an.
A9 kommt nicht von der CPU zu den ROMs, D4 kommt nicht von der CPU zum SID.
Tadaaa, nach dem großen Flicken aller Leiterbahnen läuft der Deadtest und der Ultimax RAM Checker wieder an
Jetzt bekomme ich beim Dead Test nach jedem neuen einschalten ein anderes RAM als defekt angezeigt bzw. angeblinkt?!
Am Vic kann ich bei Ras und CAS jeweils knapp 2 MHz mit dem Multimeter messen.
Durchgangsprüfung war auch in Ordnung.
Oder könnte es an der EPROM Pla liegen?
RAS an den RAMs liegt ebenfalls bei knapp 2MHz,
So sieht das Ergebnis vom Ultimax RAM Checker aus.. MEMORY ERROR in 1. Phase.
U25 ist getauscht, jetzt habe ich wieder einen Blackscreen!
Habe gerade festgestellt dass pin 9 der pla nicht am pin 5 von u27 ankommt.
Sockel von VIC, CPU, pla, Farbram, U15, U16 und U8 ebenfalls iO getestet
Pin 11 der RAMs nicht zum Widerstandsnetzwerk daneben und damit auch nicht zu u13 weitergeleitet wird.
Der 74LS258 auf U14 ist getauscht, alle Sockel durchgemessen, immer noch Blackscreen.
Zumindest A12 ist weiterhin dauerhaft auf 5V.
Auf dem Datenbus ist auch Stille .
CPU-Austausch - auch keine Änderung.
A12 bis 15 sind direkt nach dem Einschalten auf High.
Vorhin hatte ich zwei Mal von ca. 20 Mal ein/aus einen komplett weißen Screen, danach aber wieder blackscreen.
Verbindung zwischen CPU PIN 2 (RDY) nach U27 PIN 8 geprüft, das passt.
Und auf den Adressleitungen? wenn ich da einen Reset auslöse und festhalte sinken die Spannungen auf den meisten Leitungen. Nach dem Lösen steigen sie wieder. Nur A12 bleibt konstant high.
Ich konnte gestern noch einen Kurzschluss zwischen Pin 14 und Pin 13 von U25 ausmachen.
R/W vom Vic zum sid zur CPU zur Pla zu den RAMs ist vom Durchgang her in Ordnung.
Fragt mich nicht warum aber aktuell ist die Verbindung von a1 an der CPU nicht vorhanden... Messe gerade mit der bom.
Jetzt sind alle Adressleitungen nach dem originalen Layout korrekt verkabelt und es tut sich immer noch nichts...
Ich hab' tatsächlich was übersehen:
ZitatUnd auf den Adressleitungen? wenn ich da einen Reset auslöse und festhalte sinken die Spannungen auf den meisten Leitungen. Nach dem Lösen steigen sie wieder. Nur A12 bleibt konstant high.
Bei einem Reset kommt es darauf an, in welcher Phase sich das System befindet. Da ist auf dem Bus alles an Verhalten möglich, habe es gerade kurz geprüft.
Nützt uns nur nichts.
Also, ich würde CPU, VIC, PLA wieder bestücken. Dead Test einstecken.
Dann mal die Leitungen /IRQ und /NMI an der CPU checken.
![]()
Ich muss mir das nochmals alles in Ruhe durchlesen und zusammenfassen.
Irgendwas übersehen wir.
Mit pla raus messe ich an A14 5,1V.
Hmm ... riecht eigenartig.
Ist das PLA neu/ersetzt?
Hab' das nicht mehr auf dem Schirm, sorry ...
Hmmm ... irgendwas stört A14, sonst müsste das auch auf 5 V sein.
A14 ist aber nur an CPU und Multiplexern zu finden. Und an den Pull-Ups und am PLA natürlich.
Sind Multiplexer und PLA gesockelt? Dann zieh die mal und miss A14 nochmals.
Gut, der muss nun durch den Pull-Up an A14 hochgezogen werden. Was misst du jetzt an A12, A13, A15?
Im Board drinnen?
Nimm mal CPU und VIC raus, was misst du dann an A14?
Das Low über /CS soll sicher dazu dienen, dass der Datensatz $EA nur auf dem Datenbus erscheint, wenn KERNAL angesprochen wird? I
Ja. Damit ist sichergestellt, dass das ROM angesprochen werden kann.
Wird dann der Adressbereich von KERNAL beim Überlauf von $FFFF nach $0000 verlassen, hängt der Datenbus nicht in der Luft.
Ja, da hast du recht. Wenn der Überlauf stattfindet knallt es. Ich glaube, ich lasse es für heute. ![]()
Wie macht er das nur in seinem Zustand??
Frage nicht ... mit dem Rückenmark vermutlich ... ![]()
Wie auch immer, was würde denn dann passieren wenn ich die Widerstände wie geschrieben einbaue?
Dead Test läuft weiter?
Nein, aber A12 darf DANN nicht dauernd auf 1 sein.
Das würde dann zeigen:
Ich fragte ja nur nach dem Warum. Wenn das keine Timingprobleme macht, dass erst beim/mit dem /CS der Datensatz D0-D7 gedengelt wird.
Alles Gute nachträglich!
Danke.
Bin nicht mehr so belastbar heute ...
![]()
![]()
Warum auf /CS?
Weil /CS = GND .... WENN das ROM selektiert ist.
Alles "Vcc" über 1k-10k an +5V
Alles "GND" direkt oder vorsichtigerweise über 100 Ohm an Masse.
Von mir aus, macht wie ihr meint. ![]()
Es hat schon einen Grund, warum ich solche "schrägen" Sachen poste. ![]()
[EDIT 2]
.... und natürlich hat es auch einen Grund, warum ich Blödsinn schreibe. ![]()
Natürlich genau umgekehrt:
Im Kernal-ROM-Sockel D7, D6, D5, D3, D1 über 3k3 auf Vcc, D4, D2, D0 über 3k3 auf /CS.
Sechs Stunden Kindergeburtstag haben mir auf die Birne geschlagen.
[/EDIT 2]
Ursachen:
Es ist daher zu vermuten, dass die CPU nicht (richtig) anläuft.
Test: Im Kernal-ROM-Sockel D7, D6, D5, D3, D1 über 3k3 auf /CS des Kernals legen. D4, D2, D0 über 3k3 auf Vcc. Das ist dann ein "NOP-Generator" ($EA), dann müsste die CPU alle Adressen durchlaufen, wenn sie korrekt auf das ROM zugreifen kann.
Müsste eigentlich an allen Adress- und Datenleitungen eine Veränderung der Spannung zu sehen sein wenn ich einen Reset auslöse und den Taster festhalte?
Solange du ihn festhältst nicht.
Okay, kann ne 8500 auch ohne Probleme in eine 250407 gesetzt werden? Umgekehrt funktioniert, soviel weiß ich...
Ja, auch wenn Krummodore das im eigenen "Tech Topic" als unzulässig deklariert hatte. ![]()
Jetzt müsste man mal die Datecodes zusammentragen, um einen eventuellen Zusammenhang erkennen zu können ...
Kinzi muss endlich mal die U-Nummern lernen.
Ich muss gar nix.
Der Schaltplan habe ich grob im Kopf, aber da merke ich mir doch die Bauteile und ihre Funktion, nicht die U-Nummern ... ![]()
hier stand unvollständiger Blödsinn
Ja, wenn schon Blödsinn, dann bitte vollständig! ![]()
Da ist auch keine Verbindung vorgesehen. Bin auch gerade auf den Schaltplan reingefallen.
![]()
Ah, ach so ... wer lesen kann, ist klar im Vorteil ... Pin FÜNF. Aber wo sollte da der Schaltplan in die Irre führen?
PLA Pin 9 muss auf '257 Pin 1 gehen.
[/edit]Kann das am fehlenden pin 9 der pla liegen?
Erst mal schauen, was Pin 9 ist ... ich weiß das doch nicht auswendig ...
Bitte melde dich an, um diesen Anhang zu sehen.
Oh ja, das ist die Verbindung, die ich dir ca 15 Post weiter oben zum Durchklingeln angegeben habe ... ![]()
Gut, ich habe einen Fehler gemacht:
bzw. bei /CAS vom VIC zum PLA
Den Weg vom PLA zum '257 habe ich nicht erwähnt, ![]()