hallo
Das ist eine Frage die eignentlich einen Z80 und keine 6510 CPU betrifft.
Aber vielleicht koennt ihr mir dennoch helfen.
ich habe ein Diagramm eines M1 opcode fetch cycle einer Z80 CPU.
waehrend T3 und T4 eines M1 cycle gehen /RFSH und /MREQ low um das dynamische RAM zu 'refreshen'.
Dabei liegt auf dem Adressbus die Adresse des zu 'refreshenden' RAMs an.
wieso geht das /WR signal nicht low waehrend eines /RFSH?
ist das kein Schreibzugriff?
Vielen Dank fuer Eure Hilfe.