Zu den weiteren Plänen müsst/dürft Ihr aber toms01 fragen... ich bin dann mal weg!
wäre cool, wenn Ihr den neuen HDL-Code für den CPLD zur Verfügung stellen würdet! Der Bedarf ist da 
... und mehr laufende CPUs erhöhen den Bedarf für den FPGA-TED 
Hallo Besucher, der Thread wurde 15k mal aufgerufen und enthält 106 Antworten
letzter Beitrag von androSID am
Verbessertes C16 Board ohne 8501 (aus "Heute so gebastelt...")
- toms01
- Erledigt
-
-
... und mehr laufende CPUs erhöhen den Bedarf für den FPGA-TED
TED's gibt es aber noch ausreichend, falls jemand tatsächlich einen benötigt. Bei Ebay sind praktisch immer welche verfügbar und hier im Flohmarkt auch oft. Beispielsweise ein MOS 8726 für die REU ist da wesentlich seltener im Angebot.
-
TED's gibt es aber noch ausreichend, falls jemand tatsächlich einen benötigt. Bei Ebay sind praktisch immer welche verfügbar und hier im Flohmarkt auch oft. Beispielsweise ein MOS 8726 für die REU ist da wesentlich seltener im Angebot.
Du sollst doch nicht immer meine Versuche untergraben, androSID dazu zu bringen, den FPGA-TED zu bauen
(und ja, einen 8726 vermisse ich auch)
-
Haha... irgendeiner der MOS Chips wird immer von irgendjemand vermisst.
-
androSID Könntest du mal die Gate-IN-Schaltung posten? Da gab es ja immer Verständnisprobleme ...
Mein Verständnis war ja immer:
* R/W des 6502-core wird transparent auf den R/W-Pin durchgeschaltet wenn MUX=HIGH und wird gelatcht wenn MUX=LOW.
* Erst wenn MUX L->H wird ein eventuell mittlerweile geändertes RW des Core an den Pin weitergegeben.
* Wenn MUX L->H und gleichzeitig AEC=LOW geht der R/W-Pin auf HIGH-Z, bis wieder AEC=HIGH beim nächsten Wechsel von MUX L->H.
Es müsste also ein Transparent Latch mit zusätzlichem Enable-Eingang sein, wenn ich das richtig verstehe.
-
androSID Könntest du mal die Gate-IN-Schaltung posten? Da gab es ja immer Verständnisprobleme ...
Sobald alle Tests durch sind werde ich den Code ins Repository von Jim Brain schieben.
-
Haha... irgendeiner der MOS Chips wird immer von irgendjemand vermisst.
Wir vermissen den FPGA TED 😀
Wir könnten schon mal die Sammelbestellung starten 😜
-
Könntest du mal die Gate-IN-Schaltung posten? Da gab es ja immer Verständnisprobleme ...
Hier ist ein Oszi-Bild von R/W (gelb) und MUX. So wie ich das verstehe kann sich R/W nur ändern wenn MUX HIGH ist.
Nachtrag: Im Gegensatz zu VIC wird R/W von TED im seinem Teil des Zyklus aktiv auf HIGH gezogen. Gilt natürlich nicht wenn die CPU den Bus komplett hat (Bild aus oder Rahmen)
-
Wir vermissen den FPGA TED 😀
Wir könnten schon mal die Sammelbestellung starten 😜
Immer langsam... Projekte habe ich noch genug in der PIpeline und meine (Lebens-)Zeit und Budget ist begrenzt.
-
Gerrit Die Oszi-Bilder kenne ich ...
Genau deshalb würde mich die tatsächliche Schaltung des Gate-IN auf dem Die interessieren. Leider bin ich zu blöd, den (sehr schönen) Die Shot von oben zu lesen und habe gehofft, androSID hätte das bereits in ein Schaltbild umgesetzt, da er das Teil ja nachgebaut hat.
So wie ich das verstehe kann sich R/W nur ändern wenn MUX HIGH ist.
Das widerspricht ja nicht meiner Interpretation:
* Erst wenn MUX L->H wird ein eventuell mittlerweile geändertes RW des Core an den Pin weitergegeben.
Du glaubst mir das nur nicht ...
[EDIT]
Und mit "Schaltung" meine ich ein Schaltbild, das ein Retro-Elektroniker aus den 80ern wie ich auch versteht, nicht so modernes Teufelszeug wie Verilog oder VHDL ...
[/EDIT]
-
....nicht so modernes Teufelszeug wie Verilog oder VHDL ...
Teufelszeug? Mir macht das inzw. mehr Spaß als C/C++ coden...
-
Teufelszeug? Mir macht das inzw. mehr Spaß als C/C++ coden...
Oh mein Gott, was für ein Vergleich ... das hieße ja, den Teufel mit dem Beelzebub auszutreiben ...
-
Teufelszeug? Mir macht das inzw. mehr Spaß als C/C++ coden...
Oh mein Gott, was für ein Vergleich ... das hieße ja, den Teufel mit dem Beelzebub auszutreiben ...
Okay... dann lass' VHDL weg.
Das mag ich auch nicht so sehr. -
Speedloader gehen auch? Lade mal 'Mercenary' vom Tape. Das ist ein 64K-Spiel, das benutzt einen Speedloader und selbst der braucht eine Weile. Wenn das klappt kannst du halbwegs sicher sein, daß die CPU wirklich compatibel ist.
-
Haha... irgendeiner der MOS Chips wird immer von irgendjemand vermisst.
Wir vermissen den FPGA TED 😀
Wir könnten schon mal die Sammelbestellung starten 😜
Dann nimmst Du halt so lange bis der TED auf FPGA-Basis verfügbar ist den originalen TED. Ist ja kein Problem. Der kommt sicher irgendwann.
-
Dann nimmst Du halt so lange bis der TED auf FPGA-Basis verfügbar ist den originalen TED. Ist ja kein Problem. Der kommt sicher irgendwann.
Eben... so sieht's aus
Und bis dahin gibt's auch noch genug Originale; ich selbst habe auch noch einige Stangen NOS
-
Und bis dahin gibt's auch noch genug Originale; ich selbst habe auch noch einige Stangen NOS
Dann sind die alle bei dir gelandet! Ich hab mich schon gewundert.
-
Und bis dahin gibt's auch noch genug Originale; ich selbst habe auch noch einige Stangen NOS
Dann sind die alle bei dir gelandet! Ich hab mich schon gewundert.
So viele sind's dann wohl doch nicht...
