YMMD???
Hallo Besucher, der Thread wurde 23k mal aufgerufen und enthält 144 Antworten
letzter Beitrag von RoadRunner -1912- am
Der C128 Neo
- jgrip
- Erledigt
-
-
-
-
Ihr immer mit Eurem Aküfi...
-
MDND (mach Dir nichts draus!)
-
So, dann waren wir am revision 3.1 und zum meistens fertig.
Ich habe ein menge zum verkauf anverschafft. Leide kann ich nicht am diesen zeit zum post gehen wegens corona, so am diesen zeit ist kein verkauf möglich.
Jetzt arbeite ich an C128 Neo Plus, will ein bisschen zeit nehmen.
-
So, dann waren wir am revision 3.1 und zum meistens fertig.
Ich habe ein menge zum verkauf anverschafft. Leide kann ich nicht am diesen zeit zum post gehen wegens corona, so am diesen zeit ist kein verkauf möglich.
Jetzt arbeite ich an C128 Neo Plus, will ein bisschen zeit nehmen.
Geil - eine für mich Bitte
Lg Ronny
-
Was war der Kostenpunkt nochmal?? Neo Plus klingt aber auch gut...
-
So, dann waren wir am revision 3.1 und zum meistens fertig.
Ich habe ein menge zum verkauf anverschafft. Leide kann ich nicht am diesen zeit zum post gehen wegens corona, so am diesen zeit ist kein verkauf möglich.
Jetzt arbeite ich an C128 Neo Plus, will ein bisschen zeit nehmen.
Geilomat.
-
Steht in seinem blog
-
Hallo zusammen
Nur zur Info, wir haben gestern eine Podcastepisode mit Johan über den C128 Neo released (interview starts at 13:40)
https://scene.world/c128neo -
Arbeit am Neo Plus läuft.
-
Endlich sind die Boards zum Verkauf bereits.
-
Bestellt...😁 und schon ganz gespannt.
-
Ordered.
-
So, lange zeit keine Beitrag.
Die Arbeit wurde jedoch fortgesetzt, mit resultat.
Ich habe die komplette PLA rückentwickelt. Ich habe verilog gelernt and geschreibt and jeztz im labor sind ein FPGA-implementation im arbeit.
Weitere technische Details werden in den nächsten Tagen im Blog verfügbar sein.
Das nächste Opfer wird die MMU sein.
-
Arbeit am Neo Plus läuft.
Was ist das "Plus" am Neo Plus?
-
Arbeit am Neo Plus läuft.
Was ist das "Plus" am Neo Plus?
Ich denke auch das ich PLA und MMU mit moderne CPLD/FPGA erstatten will, deshalb den rückentwicklung auf diesen chips.
-
Ich denke auch das ich PLA und MMU mit moderne CPLD/FPGA erstatten will, deshalb den rückentwicklung auf diesen chips.
Oooh! Das könnte RAM-Bank 2 und 3 ermöglichen, oder?
-
Ich denke auch das ich PLA und MMU mit moderne CPLD/FPGA erstatten will, deshalb den rückentwicklung auf diesen chips.
Oooh! Das könnte RAM-Bank 2 und 3 ermöglichen, oder?
Auf'm Kartong steht aber -> Erweiterbar bis 512k das wäre dann von RAM Bank 0 bis und mit RAM Bank 7.