Einfacher C++ Disassembler für 6502/6510/etc.

Hi,

Gestern hatte ich im Unterforum "BASIC\Disassembler in BASIC" einen

einfachen C++-Disassembler hochgeladen. Ich bin gerade nochmal

über den Code gerutscht und habe einige Verbesserungen gemacht.

Den Disassembler benutze ich z.B. um Emulatoren (SW/HW) bei der

Arbeit besser zuschauen zu können, es sind aber auch wesentlich

komplexere Einsätze denkbar, z.B. um Sprung-Statistiken (Start/Ziel)

zu erstellen, Module (Sprungstart bis Return) auszugeben etc.

Falls jemand noch Verbesserungen oder mögliche Verwendungszenarien

hat, immer her damit.

Viel Spass

Ich habe mal das lange Wochenende genutzt und noch schnell

eine CPU und einen Code-Tracer hinzugefügt, ist aber bis jetzt

nur experimentell.

Meine Motivation bzw. mein Anwendungsszenario ist das

Nachbauen der MOS-Chips wie CIA6526 oder VIC-II6569.

Kleine Fehler bzw. Abweichungen (siehe z.B. Interleaved Sprites)

führen zu Fehlern im Ablauf von Demos, und die sind z.B. mit

Vice schwer zufinden, da man ja nicht einfach ein eigenes

C++-Programm angeflanschen kann (damit könnte man

dann die eigene CPU mit der Vice-CPU vergleichen).

Im Anhang ist ein Beispielablauf der KERNAL-Resetroutine

zu sehen, ergänzt um die Aufruftiefe. Angezeigt werden

nur Calls, Jumps und Returns.

Ja, das ist mein Endziel, allerdings gehe ich sehr

langsam vor. Ich nehme mir immer nur einen oder

wenige Aspekte vor, schreibe dazu einen Ansatz

und versuche diesen dann mit meinen bisherigen

Ansätzen in Einklang zu bringen. Mein bisheriger

Ansatz ist Tabellenorientiert (d.h. keine ellenlangen

Switch/Case-Anweisungen inkl. etlicher Debug-

Orgien, die zu kaum lesbaren Code führen), das

lässt sich ja auch aus meinem DASM-Beispielcode

rauslesen.

Ich stelle dir mal eine kleine Beispiel-CPU rein,

allerdings ohne Beispielanwendung. Die CPU sollte

aber recht selbsterklärend sein, so dass eine

Anwendung relativ einfach erstellt werden kann.

Diese CPU führt je Schritt einen Befehl aus, der

Speichercontroller dient nur zur möglichen Anbindung

von weiteren Bausteinen wie CIA etc.

Die Datei ComplexCPU zeigt dagegen die Ausgabe

meiner aktuellen CPU, die komplett Phasengenau

ist (bilde ich mir jedenfalls mal ein). Diese CPU

ist genau wie die einfache Variante tabellgetrieben

und im Ablauf recht einfach, d.h. auch SEHR einfach

in HDL umsetzbar.

Zitat von Diddl

Ähm, sei vorsichtig was du da sagst ...

Ja, stimmt, dumm formuliert, hab's einfach

schnell runtergeschrieben. Einige Worte liest

man leider viel zu oft und schleichen sich dann

in den eigenen Wortschatz ein. Danke aber für

den Hinweis.

Zitat von Diddl

Ich beschäftige mich auch gerade mit VHDL.

Hab mir ein Papilio Duo geordert.

Ah, du warst das neulich auf mikrocontroller.net (?).

2MB SRAM? Das einzig schlechte ist der Spartan6 mit

nur 11K LUT/FF, aber für PET mehr als ausreichend.

Eine Version mit 45K LUT/FF gab's glaube ich mal,

finde ich aber nicht mehr.

Zitat von Diddl

Das wäre dann ein "emulierter" PET in einem FPGA, - mal was neues ...

..und das habe ich fast vergessen: einen PET in HDL gibt's doch

schon seit langem, schau mal hier nach.

Edit: du warst schneller..

Zitat von Diddl

Ja die Lösung ist in Verilog.

Mir geht es ja darum, VHDL zu lernen.

Natürlich könnte man bei Schulbeispiele bleiben, Zähler, Addierer und so Zeugs.

Irgendwo gab's aber auch mal eine VHDL-Version, glaube mich

jedenfalls daran erinnern zu können. Ich jedenfalls habe meine

Version von dieser Seite adaptiert, d.h. grob die Idee in einen

eigenen Rahmen gepackt, im Prinzip nur die CPU, einen einfachen

Bildschirmcontroller und PIAs (~=CIAs mit Modifikationen),

dazu noch die ROMs.

Schau mal unter FPGA-MIST bzw. MISTer, da gibt's auch eine

PET-Version. Ich weiss aber nicht, welche Sprache da verwendet

wurde.

Bitte keine Politik mehr, danke.