Rein aus Neugier und zu besseren Vorstellung, wie groß ist diese Chipplättchen ca.?
mfg Patrick
WIP: FBI als Ersatz für CIA (und VIA/PIA) - FPGA
- androSID
- Thread is marked as Resolved.
-
-
Rein aus Neugier und zu besseren Vorstellung, wie groß ist diese Chipplättchen ca.?
mfg Patrick
So ca. 6x7mm²
-
Danke,
Ich nehme an 6x7mm ohne Quadrat
Schon beachtlich, was da auf so kleiner Fläche alles drauf ist.
mfg Patrick
-
/Klugscheißermodus AN
Nein, 6*7mm² (mit Quadrat!)
Warum? Weil man mit Einheiten genauso rechnet, wie mit Zahlen...
androSID meint eigentlich: 6 mm * 7 mm
oder auch: 6 * mm * 7 * mm
oder auch: 6 * 7 * mm * mm
oder auch: 6 * 7 * mm²
oder auch: 6 * 7 mm²
/Klugscheißermodus AUS
Sorry,
Thomas
PS: 6*7 mm (ohne Quadrat) wäre keine Fläche, sondern eine Länge (Strecke) von 42 mm...
-
[NOCH_KLÜGERER_SCHEISSMODE]
Warum? Weil man mit Einheiten genauso rechnet, wie mit Zahlen...
Und wenn man das erst einmal begriffen hat und konsequent umsetzt sieht man auch, wenn man Äpfel und Birnen zusammenzählt.
Mein Gott, was hat unser Elektrotechniklehrer uns damit gequält ... darüber bin ich heute noch froh.
[/NOCH_KLÜGERER_SCHEISSMODE]
-
Ja, ähm, bei der Fläche schon.
Eig. stimmts ja auch.
Mir ist die Angabe so, nur noch nie untergekommen.
Deswegen hat sie mich verwirrt
Der Kopf hat einfach mit einer LxB Angabe gerechnet, nicht mit der Fläche in ihren Seitenlängen
mfg Patrick
-
Ich habe es "Skinning the CIA" genannt:
Noch nicht perfekt... aber schon ganz gut!
-
Auch hier geht's natürlich (wenn auch langsam) weiter.
In dem mir vorliegenden Original-Schaltplan vom 6522 sind mindestens 2 Fehler enthalten.
Um etwas genauer zu untersuchen, wo es Abweichungen zum finalen Chip gibt, blieb mir
nicht anderes übrig als denn Die Shot heranzuziehen.
Leider war der öffentlich verfügbare Shot von "SiliconPr0n" nicht besonders gut; aber ich konnte
das Alignment zw. den beiden Layern wieder herstellen und mir so das erneute, kostenintensive
decappen ($$$$) sparen:
MOS6522R0 Metal vs. Poly layer
Für einen Schaltungsvergleich ist das ganze mehr als ausreichend!
-
Leider war der öffentlich Shot verfügbare von "SiliconPr0n" nicht besonders gut
Es gibt auch noch einen hier: http://www.visual6502.org/images/pages/MOS_6522.html
-
Leider war der öffentlich Shot verfügbare von "SiliconPr0n" nicht besonders gut
Es gibt auch noch einen hier: http://www.visual6502.org/images/pages/MOS_6522.html
Dies ist das gleiche Bild des Metall layers, das ich oben gepostet habe.
Aber Reversing nur mit Metal layer (ohne Poly) ist wie Hochsprung mit Bleiweste... kann man machen - ist aber
nicht so effektiv und ungemein schwerer (und manchmal aussichtslos).
-
Zum 8520R4 liegen mir derzeit 3 Shots vor:
1. 8520R4 Metal (eigener, alt und schlecht)
2. 8520R4 Metal (SiliconPr0n, als und besser)
3. 8520R4 Poly (eigener, neu und gut)
Beim überlagern habe ich dann festgestellt, das obwohl
2x Die gleiche Version (R4) vorliegt das Layout trotzdem minimal anders ist!
Siehe hier:
PS:
Das Polysilicon layer habe ich gestern nochmal neu gestitched; im alten waren leider Fehler drin.
-
Gehört zwar nur entfernt in diesen Thread, aber weil es eben auch ein Portbaustein ist:
Wer solche Bilder von mir sieht, weiß:
Die Badesaison in "Salpeterhausen" (PLZ: HNO3) wurde eröffnet.
-
Mein aller größten Respekt vor deiner Arbeit. Mir ist rätselhaft wie man aus solchen Die Shots irgendwas rekonstruieren kann, also wie man erkennt was da ein Transistor, Diode oder sonst was ist und wie das verschaltet ist.
-
Ok, trotzdem Hut ab vor der Leistung und dem Ziel mal irgendwann wirklich einen 100% kompatiblen C64 Nachbau zu haben. So wie ich das verstanden habe, ist der Weg bis dahin noch lang und teuer.
-
Gibt es inzwischen schon wieder Neuigkeiten?
Ich bin schon echt gespannt, wann ich den FBI erwerben kann -
Gibt es Neuigkeiten auf diesem Gebiet? Ich habe noch dieses Projekt hier gefunden: https://1nt3r.net/j-cia/
Abseits von der Webseite finde ich aber keinerlei Informationen.
-
Is there anything like visual6502 but for the VIA? I am trying to improve the emulation of it in VICE. In particular the shift register, but I have some questions about the timing of timer T2 underflows and the T2 interrupt too...
