letzter Beitrag von Saskia am
@androSID: Sag mal, rein vom Verständnis her ... wenn 6502 und 6522 fertig sind, könnte man die dann doch auf einem FPGA kombinieren? Ich denke da an 6502 + 2x6522 + RAM + ROM - die zwei letzteren sollten ja kein Problem sein - auf einem FPGA, damit wäre fast die komplette 1541 auf einem IC drauf ...
Vorausgesetzt mal, es gibt ein FPGA, das die entsprechende Anzahl an I/Os usw. liefert.
@androSID: Sag mal, rein vom Verständnis her ... wenn 6502 und 6522 fertig sind, könnte man die dann doch auf einem FPGA kombinieren? Ich denke da an 6502 + 2x6522 + RAM + ROM - die zwei letzteren sollten ja kein Problem sein - auf einem FPGA, damit wäre fast die komplette 1541 auf einem IC drauf ...
Vorausgesetzt mal, es gibt ein FPGA, das die entsprechende Anzahl an I/Os usw. liefert.
Ja... nix anderes ist ja die 1541Ultimate?! 
Anzahl der I/Os sind eher nicht das Problem...
Aber nur um da Spekulatius zu unterbinden: Ich habe nicht vor eine 1541 zu simulieren... mir geht's erstmal nur um die
Schaffung von Ersatzteilen.**
BTW: 1x 6502 + 2x 6522 + 1x 656x -> VC20! 
**PS: Aus meiner Sicht würde das wenig Sinn machen: Die 1541 von Gideon ist ja - soweit ich weiß - ein grossartiges Produkt.
Da braucht es nicht noch ein 2tes mit gleicher Funktion!?
**PS: Aus meiner Sicht würde das wenig Sinn machen: Die 1541 von Gideon ist ja - soweit ich weiß - ein grossartiges Produkt.
Da braucht es nicht noch ein 2tes mit gleicher Funktion!?
Naja, die U2 ist kein 1:1 Nachbau der IC-Hardware, oder? 
Ich meine jetzt quasi "gattergenau"? Aber du hast natürlich recht. Auf was man manchmal so kommt, wenn man lange nachdenkt ... 
Eine Idee hätte ich noch - ob's Sinn macht!? Keine Ahnung... wäre ein Projekt aus der Kategorie "weil wir's können":
Eine 1541 Reloaded; d.h. neue Hauptplatine und (sofern möglich) ein noch einigermaßen erhältliches 5,25" Laufwerk
so dranflanschen, das man es als 1541 nutzen kann.
Und wenn das neue Mainboard noch ein SD-Card oder sonstigen Adapter hat, könnte man auch gleich sowas wie eine
Emulation mit einbauen... oder das auslesen à la Kryoflux!? OMG.... Feature creep
Aber auch hier: Sowas dürfen gerne andere machen... Ich habe schon zu viele Baustellen und meine Frau fragt
auch schon dauernd WOZU ich das überhaupt alles mache.
Und noch einer: Wenn schon alles so flexibel:
Dann gleich eine universelle Platine, die ggf. 2031, 1551 und 1541 ersetzt?!
Aber nun mal ernsthaft:
Vielleicht wäre es interessant ein 5,25" Laufwerk so anzupassen, das die Standard 1541 (o. 1541) Elektronik
damit klar kommt?
Eine 1541 Reloaded; d.h. neue Hauptplatine und (sofern möglich) ein noch einigermaßen erhältliches 5,25" Laufwerk
so dranflanschen, das man es als 1541 nutzen kann.
Darauf genau hatte meine Frage abgezielt ...
Und wenn das neue Mainboard noch ein SD-Card oder sonstigen Adapter hat, könnte man auch gleich sowas wie eine
Emulation mit einbauen... oder das auslesen à la Kryoflux!? OMG.... Feature creep
Mein Hintergedanke: Der 1541-Mechanik-Ersatz ("1541rebuild") von @Thorsten Kattanek ... Laufwerk der 1541 emulieren
Ach... das Projekt habe ich ganz vergessen. Stand bisher nicht so (gar nicht) in meinem Fokus!
Aber ja... das würde gehen und wäre evtl. eine nette Sache. Aber im Grunde läuft es wieder auf
eine 1541Ultimate raus, oder? Hilf' mir mal auf die Sprünge. 
Aber im Grunde läuft es wieder auf
eine 1541Ultimate raus, oder?
Jaein ... ich würde eher sagen, auf ein SD2IEC auf Speed ... die U2 kann ja glaube ich noch ganz andere Sachen als "nur 1541", oder?
Im Moment glaube ich nicht, es kann glaube ich nur G64/D64.
Der Vorteil dieser Lösung wäre, man könnte eine 100% kompatible 1541 in den C64 einbauen, so wie man derzeit halt ein SD2IEC einbaut, und hätte rundherum alles frei, keine Anhängsel usw.
Im Moment glaube ich nicht, es kann glaube ich nur G64/D64.
Der Vorteil dieser Lösung wäre, man könnte eine 100% kompatible 1541 in den C64 einbauen, so wie man derzeit halt ein SD2IEC einbaut, und hätte rundherum alles frei, keine Anhängsel usw.
Wäre sicherlich ein interessantes Projekt... eine echte TEAM*-Aufgabe!
*Toll Ein Anderer Macht's
Ja, schon klar ... 
,.. mir geht es auch darum, die Technik dahinter etwas besser zu verstehen. Der Weg ist sozusagen das Zeil.
Nur rein aus Interesse: Würde man den 6502 und die 6522 zusammen in ein FPGA packen, da könnten sich die CPU und die VIAs Adress- und Datenbus nach außen doch teilen, die müsste man nicht separat herausführen, oder? Weil wenn kein /CS anliegt, sind die VIAs ja vom Bus "weggeschaltet"?
(Ja, wenn man RAM und ROM auch noch einbaut bleibt der Adressbus gleich "innen drinnen". )
Nur rein aus Interesse: Würde man den 6502 und die 6522 zusammen in ein FPGA packen, da könnten sich die CPU und die VIAs Adress- und Datenbus nach außen doch teilen, die müsste man nicht separat herausführen, oder? Weil wenn kein /CS anliegt, sind die VIAs ja vom Bus "weggeschaltet"?
Kurze Antwort: Ja; du kannst den internen Bus jederzeit nach außen führen.
Ihr seid doch alle 
Ihr seid doch alle
... und jetzt erzähl' uns noch was, was wir noch nicht wissen ...
Wunderbare Ideen habt Ihr!
Ich bin so lange dafür, wie echte Disketten mit im Spiel sind. Ein kombiniertes 1541/1570/1571 SoC, dem es wurscht ist, welches Laufwerk dranhängt (außer für doppelseitig, natürlich), mit allen Speedern und fertigen Parallelabgriffen vorinstalliert.
Schwarm-Intelligenz?
Es sind ja noch weitere Personen beteliigt! Wie bereits erwähnt hat sich @Freak am Layout ausgetobt bzw. sich echt ins Zeug gelegt!
Und ohne solche Hilfsmittel wie z.B. diverse Testsuites (Lorenz, Dormann etc.) würde ich wohl immer noch basteln.
Im Endeffekt gilt auch hier: Standing on someone's shoulders!
Oder anders gesagt: Es wäre nicht korrekt (von mir) so zu tun, als hätte ich das alles alleine gemacht...
Meiner Meinung nach ist das einfach der beste Weg, um was "Rundes" auf die Beine zu stellen:
Bei so einem Projekt kann man sich halt mit dem Teilgebiet einbringen, in dem man am besten ist. Ist halt anders als auf Arbeit, wo man mit bestehenden Resourcen das Maximum versucht zu erreichen, jedoch selten die Resourcen aufwertet (da zusätzliche Einarbeitung, etc. notwendig wäre). Hier im Hobbybereich ist es halt anders: Kein Termindruck, keine Notwendigkeit für einen maximalen Gewinn, etc. Einfach sich zusammensetzen und versuchen eine Idee zu realisieren...
Und nicht denken, die Platine ist an einem Wochenende entstanden. Da gingen Monate drauf, wo ich zwischendurch auch mal keine Lust mehr hatte und es einfach schleifen ließ... Aber Pssst, nicht @androSID sagen...
Gruß
Thomas
Keine Sorge...ich verrate Ihm nix.
Und nicht denken, die Platine ist an einem Wochenende entstanden. Da gingen Monate drauf, wo ich zwischendurch auch mal keine Lust mehr hatte und es einfach schleifen ließ... Aber Pssst, nicht @androSID sagen...
Genau so soll es sein ... und wenn die Lust zurückkehrt, wird in drei Nachtschichten alles zusammengenagelt. Kenne ich.
Es reicht, wenn man sich auf Arbeit ab und an quälen muss. Beim Hobby will ich mich freuen und entspannen. Und wenn es nicht läuft, dann nicht. Wayne interessiert's ...
So... gestern Abend endlich mal wieder weiter machen können an der Inbetriebnahme
und tatsächlich nur EINEN Fehler auf dem ersten der 4 Prototypen gefunden:
Das Pad10 von PCB zum SMD-Header hatte keinen Kontakt - und da geht's saueng auf dem PCB zu!
Ich muß mal mit dem Hersteller der SMD-Header und dem Bestücker telefonieren - ich habe das Gefühl,
daß diese SMD-Header etwas kritisch beim Reflow sind - zumindest in der Größe DIL40. 
Danach erstmal den Clockgenerator (für den 2 Phasen Non-overlapping clock) getestet;
der sah dann sauber aus. Der komplette Core lief dann aber trotzdem leider erstmal nicht! 
Aber das war zu erwarten: Auf dem alten Prototyp habe ich - zugegeben - eher per Trial&Error die Output-Delays
und Synchronizer hingebogen; war schon damals ein Wunder das es klappte.
Nun soll das ganze natürlich richtig "sauber" implementiert sein. Und meine Mixtur aus altem Pfusch und
neuem Code will noch nicht miteinander spielen... Aber der LA steht schon in den Startlöchern. 
Auf Grund der niedrigen Taktraten (max. 2 Mhz 8502) habe ich mir das das SDC schreiben noch weitgehend
ausgespart; aber auch das muß (will!) ich dann mal dringend angehen.
Es ist ein lästiges Thema - so ähnlich wie Warnings* (die man nicht gleich entfernt hat) beim coden. 
Aber für mich als "0-Warning-Fetischist" natürlich nicht hinnehmbar, wenn der Timing Analyzer nicht sein OK ausspuckt.
* -Wall -Wpedantic FTW!
