letzter Beitrag von Saskia am
MockA65xx - Universeller MOS 65xx/85xx CPU Ersatz
- androSID
- Erledigt
-
-
Nachdem es die letzten Tage etwas ruhiger zuging hier mal ein eben aufgenommenes Bild von den laufenden Tests:
Weitere News Anfang nächster Woche! Jetzt kommt erstmal ein kurzer Urlaub (langes Wochenende)!
-
Den "nopn" Test mit OK Ergebnis musstest du posten. Zum Zanken, gibs zu. hrhrhr
-
Warum erweitert man die FPGA Chips nicht um Funktionen?
SID mit einem DAC z.B. Oder feineren Filtern, beim FPGA SID wäre da so einiges möglich
VIC mit mehr Funktionen?
CIA mit schneller serieller?Oder wäre das alles Blasphemie?
Bitte steinigt mich jetzt nicht! -
Bevor man sich Gedanken um zusätzliche Funktionen macht, ist uns erst mal die nahezu 100%ige Funktion der echten Chips im Replacement wichtig.
Selbst die Korrektur der original Fehler sind möglich, aber erst mal nicht gewollt, da dann nicht mehr Original. -
Ich stell mir eher so ein Development Board vor, wo man alle Cores einspielen kann ein auf die einzelnen Chips.
Was es noch nicht gibt als original Chip. VIC II gibt es scheinbar noch genug.
CPU, SID, CIA. PLA Vielleicht gleich noch mit einem Digitalverstärker für den Sound. -
Den "nopn" Test mit OK Ergebnis musstest du posten. Zum Zanken, gibs zu. hrhrhr
Eher als Ansporn... ich würde es begrüßen, wenn das U64 das alsbald verbessert.
-
Auch wenn es derzeit etwas ruhiger ist, arbeiten wir nahezu ununterbrochen weiter u.A.
am Shrink der MockA65xx-Hardware und anderen Chips!Heute sind (mit ordentlicher Verzögerung) die ersten Shots des 6509R7 gekommen!
Am Diffusionslayer wird noch "gefeilt"... und das Poly-Silizium-Layer ist noch nicht optimal; aber das wird schon!
Auch wenn die GATE IN Schaltung des 8501 bereits vollständig analysiert wurde, habe ich mich daran gemacht
es "unter der Haube" 100% identisch zum Original machen und auch die genaue Arbeitsweise der I/O-Ports des
8501 (und damit auch 8500/8502) zu reversen... Hier ein Bild von der derzeit noch etwas mühseligen Arbeit:(AEC - Eingangschaltung/Buffer + I/O-Port-Chip-Select-Logik + Gate-In-Logik)
Aber ich arbeite auch schon an einer Möglichkeit zur deutlichen Beschleunigung des ganzen und teilweisen
Automatisierung... D.h. wenn es klappt werden zukünftige Projekte in kürzerer Zeit machbar sein.
Aber das ist noch ungewiss bzw. teilweise noch in Planung; mal schauen wie ich voran komme (ich will
mich ja nicht verzetteln!)Fazit: (Noch) Viel zu tun und genug Arbeit für lange Zeit!
-
Ihr macht mich fertig, noch so ein hammer projekt...unfassbar. Also dieses jahr ist schon ein krasses jahr was da alles kam und angekündigt wurde
Tjo, ich denke der Alice vom Amiga dchrint der most wanted zu sein. Nachdem der re-amiga 1200 raus sehnen wir uns alle nach Alice replacement. Könnte in diese richtung auch was machbar sein
-
Ich habe mir eine ausreichende Menge an Amiga Chips gesichert...was mir fehlt ist die Zeit
Aber (ich) sag niemals nie...
-
Heute sind die letzten Bilder gekommen. Nun kann es weiter gehen!
Bis auf kleine Verschmutzungen sind die Bilder wieder perfekt...
6509R7_poly.jpg - 6509R7_diff.jpg
Links: Poly layer, rechts: Chip ID auf diffusion layer
-
Du hast ein beeindruckendes Gabe, alte Hardware aus Die-aufnahmen klonen ist nicht etwas, was man an jeder Schule lernen kannst.
-
So... heute beginnt die Arbeit am Diffusion layer:
Für Interessierte: Das ist letztendlich der "aktive layer", wo (zusammen mit dem Poly layer) die eigentlichen Transistoren sind.
Da man diese Schicht erst richtig gut sieht, wenn das Metall und Polysilizium entfernt sind, ist es schwierig mit einfachen
die shots was zu erkennen. Mit entsprechend polarisiertem Licht und ggf. leichten änderungen des Blickwinkels geht's auch...
aber ein Shot des Diffusion layers ist extrem hilfreich und beschleunigt das reversen nicht unerheblich.Der rote Bereich ist das besondere am 6509: Hier werden die 4 zusätzlichen Addressbits für 1MB Banking erzeugt/gespeichert.
Das untere kleinere rote Rechteck ist die Adressdekodierung für $00/$01. Sie ist identisch zum dekoding im 6510 für
den I/O-Port. -
Absolut und total spannend! Übrigens, die Die Shots - auch wenn ich dort nie etwas herauslesen könnte - finde ich ästhetisch sehr ansprechend. Wären teilweise schöne Poster!
-
Sehr interessantes und Thema, hoffe du kannst uns uns näher erklären wie du weiter vor gehst.
-
Sehr spannende Einblicke!
Wirst du die FPGA Cores später unabhängig von der Hardware, die du bauen möchtest als Open Source zur Verfügung stellen?
Gerade so Projekte wie der MISTer könnten bestimmt davon für einige Cores profitieren.mfg
PhantombrainM -
Absolut und total spannend! Übrigens, die Die Shots - auch wenn ich dort nie etwas herauslesen könnte - finde ich ästhetisch sehr ansprechend. Wären teilweise schöne Poster!
Ja... ich habe mir den SID/6581R4 mal auf Alu-Dibond drucken lassen:
Sehr interessantes und Thema, hoffe du kannst uns uns näher erklären wie du weiter vor gehst.
Kann ich gerne mal - wenn mir die Zeit reicht machen - aber wäre wohl etwas Off-Topic. -
SID/6581R4 mal auf Alu-Dibond
Sieht tatsächlich toll aus
-
Sooooo.... obwohl es nun längere Zeit etwas ruhiger um das Projekt war, sind wir nicht untätig gewesen.
Daher heute endlich mal wieder ein kleines Update:
Thomas (aka Freak) ist es gelungen die Schaltung auf eine sinnvolle Größe zu schrumpfen.
MockA65xx ist nun kaum größer als ein DIL40 IC! (Siehe SMD Pads auf Unterseite!).
Hierfür erstmal ein fettes Danke und mein Respekt für die Geduld/Ausdauer.Auch wenn man es auf den Bildern wohl nicht so deutlich sehen kann: Das war KEIN Spaziergang,
weil wir auch möglichst mit "nur" 4 Lagen auskommen wollten, um den Preis für die Platine möglichst niedrig
zu halten.Hier mal 2 Bilder von einer der ersten 7 Platinen:
MockA65xx_top.jpg - MockA65xx_bot.jpg
Sobald mein (vor einigen Wochen bestellter) Dampfphasen-Reflow-Ofen angekommen ist, werde ich mich
an die Bestückung von ein paar Prototypen machen und dann.... naja... wir werden sehen!Aber wie man sieht: Es geht weiter!
Auch zu sehen: Auf der Oberseite sind die Lötpads, mit denen man die Spannungsversorgung (Vcc u. GND)
an jeden beliebigen Pin des DIL40-Headers anklemmen kann, um auch Chips mit anderem Pinout nachbilden
zu können.Oben rechts kann man die 10 Pads sehen, mit denen MockA65xx mit Pogo-Pins programmiert werden kann.
Zusätzlich befindet sich hier noch eine zusätzliche 5Volt Versorgungsleitung damit der FPGA auch außerhalb einer
Ziel-Hardware (und ohne Lötbrücken) programmiert werden kann. Weitere vorhandne Pads dienen als Anschluß
für eine serielle Schnittstelle (z.B. via UART-USB-Konverter).Die serielle Schnittstelle soll später mal dazu dienen, im laufenden Betrieb auf den Speicher des Zielsystems
zuzugreifen (DMA in den 6502 Dummy-Cycles) um z.B. eine Fehlersuche an einem Rechner gesteuert von einem
externen PC machen zu können.Auf der Unterseite sind dann noch die 4 Config Pads, mit denen - wie der Name schon sagt - verschiedene
Konfigurationen (z.B. CPU-/Chip-Typen oder sonstige Parameter) eingestellt werden können.(Fast schon) Traditionell sollen die finalen Platinen wieder schwarz werden... und es werden evtl. wieder ein
paar wenige in blau bestückt werden: Limited Edition sozusagen. Aber das sind Nebensächlichkeiten.
Das wichtigste ist jetzt erstmal die Finalisierung der Hardware!Noch ein Nachtrag: Der erste "große" MockA65xx-Prototyp kann auf der DORECO im HNF bestaunt werden...
Freak ist vor Ort und hat diesen (neben seinen anderen tollen Projekten) ausgestellt! -
man kann sehen, das da viel Fleiß und Arbeit drin steckt.