Auflösung Datenbuskonflikt zwischen KERNAL/BASIC und RAM?

Hi,

wie wird bei einem Lesezugriff auf z.B. das KERNAL-ROM Daten vom RAM ausgeblendet?

Z.B. wird das KERNAL-ROM per PAL selektiert, d.h. liefert nur Daten bei #KERNAL=LOW.
Ein entsprechendes Select-Signal kann ich aber für das RAM nicht finden (z.B. im
Schaltplan #326106 oder auch anderen). Wie wird dieser Konflikt aufgelöst bzw. wie
werden bei einem ROM-Zugriff die Daten vom RAM auf Tristate gezogen?

Stimmt, Du hast recht.

Im Schaltplan gibt es ja 2 Bustreiber/Weichen U13 und U25, die per RAS und CAS
(aus dem VIC-II) gesteuert werden. Per PLA und den Steuersignalen wird daraus
ein CASRAM konstruiert, das an den DRAMs aus Sicht der Konfliktauslösung als
eine Art ChipSelect funktionniert. Ich habe aus versehen beide CAS-Leitungen
als gleich angesehen.

Danke für den Hinweis.

Edit: Sorry Knusis, habe Deinen Beitrag/Erklärung zu spät gesehen.

Ich habe gerade mal das Ganze durch eine PLA-Simulation durchgejagt,
alle Signale sind entsprechend gesetzt (AEC wird alternierend gesetzt
bzw. gelöscht, um einen VIC-Zugriff zu simulieren). Das Ergebnis ist
wie erhofft.