6502 temporär abschalten mit der SuperPET-Methode (Pin 8 von Versorgungsspannung trennen)

Vcc abzuschalten und die Pins weiter anzusteuern würde ich auf keinen
Fall machen. Hab selbst schon alle Chips (CPU,SID,VIC,CIA) an eigenen
Schaltungen betrieben. Dabei habe ich beim VIC leider mal vergessen,
Vcc anzulegen. Seit dem gibt er keinen Mucks mehr von sich.

Zitat von Stephan

wie "betriebssicher" ist diese Abschaltung des Prozessors von der Softwareseite her? muß man ihn sehr wahrscheinlich resetten?

Nach einem Abschalten sind idR alle internen Register undefiniert, war jedenfalls
meine Beobachtung am 6510. D.h. du musst wohl resetten. Dann hast du aber
das Problem, dass die letzte Addresse etc. nicht mehr zur Verfügung steht.

Bitte nicht Äpfel mit Birnen verwechseln:

Bei der o. a. Schaltung geht es meines Erachtens doch um was ganz anderes, nämlich zwischen den CPUs bei Bedarf wechseln zu können und nicht - wie bei VIC/VIC-II notwendig - den Prozessor zeitweise in einem definierten Zustand anzuhalten, damit kurzzeitig der Busmaster wechseln kann. Dafür gibt es - auch beim 6502 - die RDY-Leitung, das funktioniert auch super. Leider hat der 6502 eben keine Logik, um dabei gleichzeitig den Adressbus hochohmig zu schalten.

Dass die o. a. Schaltung von einer Uni entwickelt wurde, spricht meiner Meinung weder für noch gegen besondere Qualität und/oder Genialität. Es mag funktionieren, aber vom Hersteller vorgesehen ist es nicht, und es ist defitiv ein Hack und kein normaler Betrieb.

Bestes Argument dafür:
Wenn dieser "Hack" ein regulärer Betriebszustand wäre, hätte sich Commodore doch den Einbau der AEC-Logik beim 6510/8500/8501/8502 gespart.

[EDIT]
http://www.zimmers.net/anonftp…pet/SuperPET/324037-1.gif
Es war auch gar keine Umschaltung per Software vorgesehen, siehe im Schaltplan rechts oben:

[/EDIT]

Zitat von Stephan

Denn die Tristate-Treiber im 6510 ff. waren doch zusammen mit Port 0 / 1 der einzige "Kopierschutz" um diesen Chip von den 6502 von Drittanbietern abzugrenzen und "einzigartig" zu machen.

Das hätten andere Chipanbieter problemlos nachrüsten können, da steckt nicht viel Aufwand drin.

Zitat

Wenn nun eine platzsparende Methode daherkäme die den / die extra 74LS245 einspart und auf billige Weise den 6502 in anderen Rechnern statt dem 6510 (7501,..) verwendbar macht, ist der 6510 schon nicht mehr so "einzigartig".

Die Abschaltung der Versorgungsspannung ist auf jeden Fall keine solche Methode.

Zitat von Stephan

Denn die Tristate-Treiber im 6510 ff. waren doch zusammen mit Port 0 / 1 der einzige "Kopierschutz" um diesen Chip von den 6502 von Drittanbietern abzugrenzen und "einzigartig" zu machen.

Das war nicht als Kopierschutz gedacht. Commodore hatte eine eigene Halbleiterfirma zwei Türen weiter. Wo andere Zusatzlogik verbauen mussten hat man sich bei Commodore einfach einen neuen Chip gebacken. Nicht als Kopierschutz sondern weil es bei großer Auflage billiger war als Standardteile zu verwenden. Sobald die Maske stand kostete der 6510 in der Herstellung garantiert genausoviel wie der 6502, sparte aber eben eine Handvoll TTLs und deren Platz auf der Platine ein.

Commodore hat das bis ins Extrem getrieben als gewisse TTLs nicht zu bekommen waren. Anstatt zu warten hat man von der Funktion her identische Nachbauten produziert. Die berüchtigten MOS-TTLs 77xx.

Zitat von Stephan

Und warum hat es dann keiner gemacht?

Weil es sich für die anderen nicht lohnte? Ein paar Gatter extra auf einen 6502 zu basteln damit der zum 6510 kompatibel wird ist keine Sache für einen Halbleiterdesigner. Das Problem ist der Markt. Wer braucht den? Commodore selbst hat Millionen des 6510 hergestellt weil sie im C64 verbaut wurden. Ein Dritthersteller hätte maximal den Ersatzteilmarkt damit versorgen können und der gibt keine Stückzahlen her, wäre also zu teuer geworden.

Die ganze AEC-Logic brauchst du nur bei einem Shared-Bus-System, in irgendwelchen Embedded-Anwendungen tut es ein normaler 6502 (siehe auch 1541).

Der 6510 ist genau deswegen entstanden, weil der VIC-II im C64 neben Phi2=0 auch noch Extra-DMA in den Badlines benötigte. Dann konnte man nicht einfach nur während Phi2=0 den Adreßbus hochohmig schalten - was dann an Extra-Logik benötigt wird kann man sehr schön bei dem 2 MHz-Umbau in der 64'er 2/94 sehen: auf S. 13 ist die AEC Leitung über 1/4 74HC00 invertiert an Enable von 3x 74HC245 angeschlossen, und R/W vom 6502 muß noch über ein weiteres Signal ("/STSIG1", kommt von einem anderen Teil des Umbaus) maskiert werden, bevor es die Richtung des Datenbus-245'er schaltet.

Ansonsten schließe ich mich Unseen an: bloß weil irgendwo mal einer digitale Bauteile als Analogtechnik behandelt, muß man das nicht nachmachen. Gibt auch diejenigen, denen ein bestimmter Logik-Pegel auf einer Leitung grad nicht "gefällt" und die dann ausprobieren, den Pegel mit einem stärkeren Ausgang zu "überschreiben". Super.

Die geschaltete Versorgung des 6502 im SuperPET ist jedenfalls nicht nachahmenswert. Das ist noch sehr nett formuliert. Den von jogi erhofften Zweck, nämlich taktzyklen-weise die Adreßleitungen des 6502 hochohmig zu schalten *kann* sie gar nicht sinnvoll erfüllen - da hat der Stützkondensator hinter dem Spannungsregler was gegen. Eher geht die CPU beim Wegschalten der Versorgung während ein paar Millisekunden in einen undefinierten Zustand und nimmt dabei durch erratisches Umschalten von Adreß- und Datenleitungen noch ein paar Bytes im RAM mit, bevor sie "stirbt".

Also nochmal: Der 6510 *ist* ein 6502 mit 3x 74245 + Steuerlogik integriert, plus noch dem I/O-Port über Adresse 0 und 1. Nichts anderes. Die richtige Lösung für den SuperPET wäre gewesen, einen 6510 oder einen 6502 + 3x245 einzubauen. Was man da tatsächlich sieht, ist schaltungtechnisch Ober-Pfusch.

Zitat von Stephan

EDIT: der von kinzi gezeigte Ausschnitt aus dem Schaltplan zeigt einen etwas eigenartigen Schalter SW2. Das Schaltsymbol entspricht nicht dem was ich von einem echten Umschalter erwarten würde. (Taster? Wischkontakt? keine Ahnung...) Der Pfeil in der Mitte endet vor dem Mittenkontakt und ähnelt mehr einem Potentiometer oder Trimmer

Das ist ein Schaltplan mit US-Schaltzeichen. Es dürfte sich um einen Schalter mit Mittelstellung oder um einen Drehschalter handeln. Allerdings gibt mir die dritte Stellung ("PROG") gerade ein Rätsel auf ... die Leitung kommt aus einem Latch raus, der am Datenbus hängt (Bit D0) ...

Zitat von Mike

Was man da tatsächlich sieht, ist schaltungtechnisch Ober-Pfusch.

Ich glaube, die Intention war dort eine andere: (Lückenlose) Umschaltung der CPU im Betrieb war nie vorgesehen. Ich bin aber mit dem Schaltplan noch nicht durch und habe es noch nichtg ganz verstanden.
Zum Rest deines Beitrages full ack.

Zitat von kinzi

Allerdings gibt mir die dritte Stellung ("PROG") gerade ein Rätsel auf ... die Leitung kommt aus einem Latch raus, der am Datenbus hängt (Bit D0) ...

OK, zwei Latches sind auf $EFFC bzw. $EFFE zu finden. Ich vermute mal, der Latch auf $EFFE ist eine Art Konfigregister: Bit 0 schaltet zwischen 6809 und 6502 um, Bit 1 zwischen Read-Only und Read-Write-Betrieb des RAM um, wenn ich das richtig sehe (für was auch immer).

Zitat von Stephan

Z.b., AMD hat als Second source Intel-Prozessoren nachgebaut aber nur weil sie ein gegenseitiges Austauschabkommen hatten.

Andere Hersteller haben den 6502 auch nur nachbauen dürfen, weil sie mindestens ein Commodore/MOS-Patenz lizenziert haben - angeblich hat Commodore dann wohl auch die Chipmasken rausgerückt.

Zitat

das beste Argument ist hier, es wurde nicht gemacht, weil es ein "Nachbau" gewesen wäre den C= verhindert hätte.

Eine Firma hat sich daran vorbeigemogelt: Nintendo (bzw. Ricoh), beim 6502 im NES wurde der Dezimalmodus durch Entfernen von 5 Transistoren deaktiviert.

Zitat

aber mal positiv gesehen: was ist dein Vorschlag stattdessen, und zwar ohne 3 x 74LS245?

Ich sehe zwar keinen Sinn darin, eine als funktionierend bekannte und in mehreren Systemen verbaute technische Lösung als Antwort auszuschliessen, aber zum Glück gibts ja noch andere Chip: Man könnte sich zB an frühen Apple II orientieren und 8T97 verwenden - die sind allerdings nicht mehr erhältlich und spätere Apple II-Modelle haben dafür.... (wait for it....) 74LS245 verwendet. Oder man orientiert sich an was modernem und verbaut einen kleinen CPLD oder geht noch einen Schritt weiter und packt den ganzen 6502 in einen FPGA (dann wäre es auch ein 6502 und kein 65C02), der zusätzliche Code um ihn zu einem 6510 zu erweitern passt auf eine Bildschirmseite.

Zitat von Unseen

Oder man orientiert sich an was modernem und verbaut einen kleinen CPLD oder geht noch einen Schritt weiter und packt den ganzen 6502 in einen FPGA (dann wäre es auch ein 6502 und kein 65C02),

Btw.: 6502/6510-HDL-Versionen gibt's schon einige, aber wirklich interesant ist
die Umsetzung von Visual6502. Hab's selbst mal ausprobliert (sehr geringer
Resourcenverbrauch!) und gegen div. 6502-Varianten laufen lassen.

Zitat von Unseen

der zusätzliche Code um ihn zu einem 6510 zu erweitern passt auf eine Bildschirmseite.

Wag ich mal sehr zu bezweifeln. Schau dir mal den Schaltplan an und überleg dir
anhand der Specs, ob nicht auch ein Teil der Codierlogik angepasst werden muss.
Selbst wenn du wie in obiger Umsetzung nicht der Schaltplan, sondern die Specs
in HDL gegossen werden, du hast auf jeden Fall die Codierlogik anzupassen.
Auf einer Bildschirmseite gibt das nur den typischen Hack.
(Und: ob die Änderung von 6502 => 6510 einige IllegalOpcodes im Verhalten
ändert muss auch getestet werden)

Zitat von Jotta

Wag ich mal sehr zu bezweifeln.

Ich hab' da mal was vorbereitet

Zitat

Schau dir mal den Schaltplan an und überleg diranhand der Specs, ob nicht auch ein Teil der Codierlogik angepasst werden muss.

Der ist für den 6502, nicht für den 6510. Macht aber nichts, ist ja bis auf ein wenig Zusatzlogik für die Busabschaltung und den I/O-Port der gleiche Chip.

Zitat

in HDL gegossen werden, du hast auf jeden Fall die Codierlogik anzupassen.

Codierlogik?

Zitat

(Und: ob die Änderung von 6502 => 6510 einige IllegalOpcodes im Verhalten ändert muss auch getestet werden)

Wenn dem so wäre, wäre das schon lange im Netz dokumentiert - schliesslich hatte man ja mit der angeschlossenen 1541 einen 6502 "in Reichweite". Ich finde gerade die Ergebnisse nicht mehr, aber als ich mal vor ein paar Jahren die Lorenz-Emulator-Testsuite durch den Visual6502-Simulator geschoben habe, konnte man die wenigen scheiternden illegalen Opcodes auf externe Buseffekte (Ergebnis abhängig davon, was der VIC auf den Bus legt) oder Analogeffekte in der CPU (Opcodes, die auf echten Chips keine stabilen Ergebnisse liefern) zurückführen.

Zitat von Unseen

Ich hab' da mal was vorbereitet

Für eine schnelle Lösung würde ich es genauso machen (bzw. habe
ich bei meinen Umsetzungen schon so gemacht), aber bei diesem
einfachen Ansatz fehlt die teilphasengenaue (Hi/Lo von PHI) Ein-/Ausgabe.
Dafür müssen nicht nur die IO-Leitungen entsprechend angesteuert
werden sondern auch noch die Daten/Richtungsregister entsprechend
behandelt werden (wann wird welches Register gelatcht bzw. wann ist
es bzgl. Wirkung sichtbar?).

Dazu kommt, dass evtl. nur die Betrachtung von Hi/Lo von Phi nicht
ausreicht. Das ist aber eine Frage, wie genau man es mit der Emulation
treiben will. Wenn man dafür das konkrete Verhalten von PLA-Chips mit
einbezieht, dann kann's nicht genau genug sein. Deshalb auch meine
Behautung, das ganze lasse sich nicht auf einer DinA4-Seite
implementieren, aber vlt. ist es ja in Wirklichkeit sehr einfach(?).
(und btw.: deine Register sind 6 Bit breit, bin mir nicht sicher, ob die in
Wirklichkeit 8bittig sind und nur per 6 Leitungen nach Aussen geführt
werden).

Für einen CIA hab ich das schon gemacht (Vermessen als auch
Implementiert). Wenn alle Specs aus den Datenblättern implementiert
werden sollen, dann wird's nunmal etwas umfangreicher. Für die 6510er
PIO-Einheit werd ich's vlt. mal nächsten Winter ausprobieren.

Zitat von Unseen

Der ist für den 6502, nicht für den 6510. Macht aber nichts, ist ja bis auf ein wenig Zusatzlogik für die Busabschaltung und den I/O-Port der gleiche Chip.

Ja klar ist es der Plan vom 6502, vom 6510 gibt's glaube ich keine
vektorisierte Version (leider!). Von daher kann ich nur glauben,
dass bis auf IO und AES alles andere gleich ist.

Zitat von Unseen

Codierlogik?

Im 6502-Schaltplan der lange "Logik-Balken/Array" (wurde in einigen Foren
als Kodierlogik/CodingLogic bezeichnet). Kann nur vermuten, dass es zum
6510 hin keine Änderung gab.

Zitat von Jotta

(und btw.: deine Register sind 6 Bit breit, bin mir nicht sicher, ob die in
Wirklichkeit 8bittig sind und nur per 6 Leitungen nach Aussen geführt
werden).

IIRC ist beim 6510 der I/O-Port tatsächlich nur 6 bit breit, bei den HMOS-Varianten (8500, 8501, 8502) jeweils 8 bit und nur 6 bzw. 7 Pins herausgeführt. Sieht man auf den Die-Shots glaube ich ganz schön. Gab glaube ich auch mal irgendwen, der das (vor Verfügbarkeit der Die-Shots) programmtechnisch nachgewiesen hat, die Details dazu sind mir aber entfallen.

Zitat von Jotta

(und btw.: deine Register sind 6 Bit breit, bin mir nicht sicher, ob die in
Wirklichkeit 8bittig sind und nur per 6 Leitungen nach Aussen geführt
werden).

Das ist etwas komplizierter: Es sind im Prinzip alle 8 Portbits implementiert, aber die nicht nach aussen geführten sind unvollständig - wenn man dort eine 1 reinschreibt, "verfällt" der Wert und nach einiger Zeit ist wieder eine 0 im Register. Das genaue Verhalten davon ist zufällig, chipspezifisch und IIRC temperaturabhängig und wurde schonmal für Emulator-Erkennung ausgenutzt.

Zitat von Unseen

wenn man dort eine 1 reinschreibt, "verfällt" der Wert und nach einiger Zeit ist wieder eine 0 im Register

Das hörst sich ja interessant an. Vermute mal, das hängt mit den "transparent latches"
wie in der Umsetzung beschrieben zusammen. Daraus resultiert ja auch die min.
Taktfrequenz von 6502 bzw. 6510. Ausprobiert habe ich das aber bis jetzt noch nicht.
Ich hab's mir aber mal notiert, mal sehen, wann ich dazu komme, im Moment ist's zu
warm!