Neue Hardware: FPGA (MiST Clone) Board aus Spanien.

  • dann melde das doch direkt in Brüssel :roll:
    Die Jungs sind klasse und die Peripherie ist einsame Spitze, schaut doch mal was die sonst noch im Angebot haben.
    Kaputt reden ist scheisse.
    Hetero Kinder bringt der Storch, schwule Kinder der Flamingo! :LOL
  • c64people schrieb:

    Die Jungs sind klasse und die Peripherie ist einsame Spitze, schaut doch mal was die sonst noch im Angebot haben.
    Das bezweifelt erstmal niemand, es macht die Leute aber angreifbar. Und das wäre schade. In Barcelona gibts übrigens eine recht große Retroszene, die auch wenigstems einmal im Jahr, im Bereich November, eine Ausstellung machen. Ich kenne da jemanden.
  • neben dem MiST-mini aus Spanien gibt es ja auch fast einen "MiST Maxi/Turbo" = MiSTer
    atari-forum.com/viewtopic.php?…6e88746bcd7e870d81d525bd5

    github.com/MiSTer-devel/Main_MiSTer/wiki

    It's based on Terasic DE10-nano board. Here are some improvement over the MiST board:
    • Altera Cyclone V SE FPGA with 110,000LE (41,500ALM) and 5,570Kbit of Block RAM.
    • ARM Cortex A9 dual-core CPU at 800MHz.
    • DDR3 1GB available for both ARM and FPGA.
    • High speed ARM<->FPGA interconnect due to both are in the same chip.
    • Linux on ARM provides support for many I/O devices and file systems.
    • Board is mass produced by a big manufactured and freely available for a relatively cheap price 130USD (90USD for students/professors).
    Dateien
    • MiSTer.jpg

      (78,32 kB, 13 mal heruntergeladen, zuletzt: )
  • Keine Frage, das Terasic DE10-nano ist schon ein Hammerboard.
    Als Anwendung für MIST/FPGA Arcade/Minimig würde ich es aber
    nicht empfehlen:
    Der verwendete FPGA-IC basiert auf den MAX-CPLDs, speziell hat
    er ein internes Flash für das Config-Image. Und ein entscheidender
    Nachteil des internen Flashs ggü ext. Flash ist die eingeschränkte
    Wiederbeschreibbarkeit, glaube beim MAX10 um die 10.000. Das
    hörs sich zunächst mal nicht so schlimm an, man muss aber
    bedenken, wie viele der Retroplattformen arbeiten. Sie basieren
    neben dem FPGA/CPLD auf einem uC (idR AVR oder ARM). Und
    jedesmal, wenn eine neue Plattform geladen wird, wird der
    Zähler um eins erhöht. Bei vielen Jahren an Gebrauch können
    so 10.000 überschritten werden, das Board ist dann futsch.

    Es gibt aber auch MINIMIG-Versionen, die ohne uC arbeiten, z.B.
    eine Konversion für die Terasic-Boards DE0 bis DE2. Für MIST-Projekte
    würde das aber heissen, dass sie entsprechend geändert werden
    müssten.
  • Jotta schrieb:

    Der verwendete FPGA-IC basiert auf den MAX-CPLDs, speziell hat
    er ein internes Flash für das Config-Image. Und ein entscheidender
    Nachteil des internen Flashs ggü ext. Flash ist die eingeschränkte
    Wiederbeschreibbarkeit, glaube beim MAX10 um die 10.000.
    Und warum sollte man den Bitstream ständig ins Flash schreiben?

    Quellcode

    1. 10 x=rnd(-1963):fori=1to81:y=rnd(1):next
    2. 20 forj=1to5:printchr$(rnd(1)*16+70);:next
    3. 30 printint(rnd(1)*328)-217

    sd2iec Homepage
  • Unseen schrieb:

    Und warum sollte man den Bitstream ständig ins Flash schreiben?
    Bei "älteren" MAX-CPLDs geht's nicht anders, der MAX10 ist der erste,
    bei dem man per SRAM-File das CPLD direkt beschreiben kann. Das
    würde aber nur dann gehen, wenn man das Image direkt per Quartus
    beschreibt (ein angeflanschter uC am MAX10-Nano hat nämlich kein
    Zugriff auf die Config-Pins!). Dazu müsste man aber soweit ich das
    beim MIST oder beim MINIMIG (Std.Version) verstanden habe einige
    Änderungen an den Projekten vornehmen, die deutlich über eine
    Pinanpassung oÄ hinausgeht.
  • Jotta schrieb:


    Bei "älteren" MAX-CPLDs geht's nicht anders, der MAX10 ist der erste,bei dem man per SRAM-File das CPLD direkt beschreiben kann.
    Der MAX10 ist kein CPLD und wird auch von Altera/Intel nicht als CPLD bezeichnet.

    Das würde aber nur dann gehen, wenn man das Image direkt per Quartus
    beschreibt
    Nö.

    (ein angeflanschter uC am MAX10-Nano hat nämlich kein
    Zugriff auf die Config-Pins!).
    Warum sollte man die notwendigen Pins nicht an einen Mikrocontroller anschliessen wenn man schon ein MiST-artiges Board mit MAX10 designt?

    Wie kommst du überhaupt auf MAX10? Das oben verlinkte MiST-Board-Dings orientiert sich an einem DE10-Nano, nicht an einem DE10-Lite.

    Quellcode

    1. 10 x=rnd(-1963):fori=1to81:y=rnd(1):next
    2. 20 forj=1to5:printchr$(rnd(1)*16+70);:next
    3. 30 printint(rnd(1)*328)-217

    sd2iec Homepage
  • Unseen schrieb:

    Wie kommst du überhaupt auf MAX10? Das oben verlinkte MiST-Board-Dings orientiert sich an einem DE10-Nano, nicht an einem DE10-Lite.
    Oh, sorry, ich hatte das Board mit der Lite-Version verwechselt, die Nano hat natürlich ein
    Cyclone-V. Meine Bemerkungen bzgl. uC-Anbindung an die Projekte gelten aber, d.h. es
    sind evtl. Änderungen nötig.
    Auch wenn sich das mit dem MAX10 erledigt hat: was meinst du mit NÖ?
    Wenn du ein FPGA auf einem DevKit beschreiben willst, dann idR mit
    Onboard-USB-Blaster. Und der wird idR mit Quartus-Software bedient.
    Es sei denn, du hast ein selbstentwickeltes Board mit spezieller Config-
    Ansteuerung oder selbstgeschriebene Software zur Ansteuerung.

    Unseen schrieb:

    Der MAX10 ist kein CPLD und wird auch von Altera/Intel nicht als CPLD bezeichnet.
    Das waren MAX-II und MAX-V auch schon nicht mehr (haben ja intern
    eine FPGA-Struktur), wie aber bei Lattice werden diese Chips gerne
    noch als CPLDs bezeichnet, entweder von den Herstellern oder aber
    in Foren von Usern.
  • Moin!

    Der Link im ersten Post führt ins Nirvana, wurde das Produkt eingestellt?

    MfG
    Zitate von »Ace von Heisenberg«
    "Bisschen höflicher darfste aber sein. Auch ich habe Gefühle."

    "Fehler sind menschlich. Stell Dir vor, die passieren auch mir."
  • vermutlich umbenannt, um Ärger zu entgehen...

    8bits4ever.net/product-page/stmini

    ST Mini €160.00

    Stand-alone FPGA Retro-computer. Compatible with MiST firmware. Can run as Amiga (ECS, AGA), Atari ST/STE/Mega, MSX2+, Commodore 64, ZX Spectrum, Amstrad CPC, Atari 800, Sega Megradrive, NES, Sega Master System and many more.

    The STmini is a configurable hardware system based on a Cyclone III FPGA.

    -Altera EP3C25E144C8N FPGA
    -32MB SDRAM
    -Two USB port (supports USB keyboards, mice and gamepads. Also USB hubs to add more that one device per port)
    -One DB9 classic joystick connector (assigned to port 2)
    -VGA output, stereo audio jack output
    -Internal connector for MIDI/serial add-on
    -Micro SD card slot
    -Micro USB port for programming and power (5v). 1000mA recomended!
    -Additional power jack (5v center positive). 1000mA recomended!
    -Custom 3D printed case

    sl FXXS

    Dieser Beitrag wurde bereits 1 mal editiert, zuletzt von FXXS ()

  • Neu

    Stellt sich da nicht die Frage, ob sich so eine FPGA-Lösung gegenüber einem Pi 3, der selbst mit Gehäuse und Netzteil nicht mal die Hälfte kostet und die genannten System von der Leistung her gut emulieren kann, überhaupt lohnt.
    Wenn ich mir einen aktuellen Pi mit RetroPie aufsetze und ein paar schnuckelige Gamepads anschließe, und wenn das ganze um einiges günstiger ist, wer holt sich denn dann noch eine FPGA-Lösung?
  • Neu

    es soll menschen geben die eine "hardware" emulation (FPGA) einer "software" emulation (EMU) vorziehen.

    ich persönlich finde beides hat seine berechtigung und macht sinn - daher habe ich auch beides im einsatz.
  • Neu

    Stuckalf schrieb:

    Stellt sich da nicht die Frage, ob sich so eine FPGA-Lösung gegenüber einem Pi 3, der selbst mit Gehäuse und Netzteil nicht mal die Hälfte kostet und die genannten System von der Leistung her gut emulieren kann, überhaupt lohnt.

    Ein FPGA arbeitet ja quasi parallel und ist damit besser geeignet für Emulationen. Bei Mikroprozessorlösungen, wie bei einem RasPi, ist die Verzögerung größer, was insbesondere bei Spielen, wo es auf die Reaktionszeit ankommt, von Nachteil ist.
  • Benutzer online 1

    1 Besucher