Ach ja, und hier noch eine Stelle, wo ich das Gerücht mal gelesen habe:
Ich habe es außerhalb des Forum64 aber auch noch irgendwo gelesen, es fällt mir momentan nur nicht ein wo.
Hallo Besucher, der Thread wurde 12k mal aufgerufen und enthält 67 Antworten
letzter Beitrag von snickers am
Die shot des MOS8500R4 (= MOS6510)
- Gerrit
- Erledigt
-
-
Was das "Gerücht" betrifft soweit klar.
Jetzt wird es spannend, denn diesen (Halb-) Satz verstehe ich nicht ganz:
Ich ging bisher immer davon aus, dass HMOS einfach ein NMOS mit kleineren Strukturen ist. NMOS ist ja sehr vereinfacht ein Transistor, der nach GND zieht wenn angesteuert und ein Pullup, der nach Vcc zieht. Zwei komplementäre Transistorstufen, eine die nach Vcc zieht und eine die nach GND zieht hatte ich bisher immer als "CMOS" (C = complementary) verstanden. Oder meinst du mit "Pull-Stufe" einfach den NMOS-Pullup? (Der Pullup ist ja bereits bei NMOS nicht als Widerstand, sondern als selbstleitender Transistor mit entsprechendem RDSON ausgeführt.)Wikipedia behauptet:
Hast du da detailliertere Infos dazu, was bei HMOS-I / HMOS-II schaltungstechnisch anders ist?
Die Ausgangstufen der Ports beim 8500 sind komplementär ausgeführt - und nicht nur wie sonst mit einem "Pull-up"WiderstandTransistor.Hier (stellvertretend) der Auszug aus dem Schaltplan für ein Datenbit. Bei den Portbits sind nur die Transistoren größer.
-
Danke für die Nachhilfe, wusste ich nicht!
Wahnsinn, was man hier alles lernt.[EDIT]
Das heißt aber, ein 8500 darf eigentlich nicht 1:1 einen 6510 ersetzen, wenn z. B. eine Schaltung am TAPE-Port sich darauf verlässt, dass die Portbits Open-Cpollector sind!
[/EDIT][EDIT2]
Ja, ich weiß, es sind Open Drain. (FETs)Woher hast du das Schaltbild? Gibt's da ne frei verfügbare Quelle?
[/EDIT2] -
Das heißt aber, ein 8500 darf eigentlich nicht 1:1 einen 6510 ersetzen, wenn z. B. eine Schaltung am TAPE-Port sich darauf verlässt, dass die Portbits Open-Cpollector sind!
Ich bin mir relativ sicher, dass 6510 und 8500 sich in dieser Hinsicht nicht unterscheiden.
-
Das heißt aber, ein 8500 darf eigentlich nicht 1:1 einen 6510 ersetzen, wenn z. B. eine Schaltung am TAPE-Port sich darauf verlässt, dass die Portbits Open-Cpollector sind!
Das waren sie auch beim 6510 nicht.
-
Ich bin mir relativ sicher, dass 6510 und 8500 sich in dieser Hinsicht nicht unterscheiden.
Kann ich bestätigen. Dieser Teil ist 100% identisch. -
Ah, OK. Das ist natürlich eine Erklärung.
Bleibt jetzt nur noch die Frage, warum MOS ausgerechnet die Ports der 6510/850x nicht in Standard-NMOS, sondern in quasi "CMOS" ausgeführt hat?
Beim VIA/CIA ist das ja offensichtlich nicht so.[EDIT]
Ich hatte Wiesels Aussage dahingehend interpretiert, dass wenn man einen 8501-Port enstprechend mit einem Widerstand repariert, man wieder 6510-Verhältnisse hat. Ich war der irrigen Meinung, dass der 6510 NMOS-Stufen an den Portbits hat, so wie die VIAs/CIAs auch.
[/EDIT] -
Hier ein Auszug vom (nicht nach außen gebondeten) Port Pin 6:
Schön zu sehen, der rechts der FET, um den Pin nach HIGH zu ziehen; links der Pull-FET nach low.
Die Leitung auf die Eingangs-Latches in der Mitte.Links abgeschnitten ist der Port pin 7; der auch nicht nach außen geführt wird.
-
Bleibt jetzt nur noch die Frage, warum MOS ausgerechnet die Ports der 6510/850x nicht in Standard-NMOS, sondern in quasi "CMOS" ausgeführt hat?
Das ist kein CMOS, beide Transistoren sind N-FETs - deswegen erreicht der High-Pegel auch keine vollen 5V. Wäre das kein Ausgangpin sondern nur ein Knoten in der internen Schaltung, dann wäre da wahrscheinlich ein Pullup-FET statt eines aktiven Treibers, aber für externe Pins wäre damit ein 0->1-Wechsel viel zu langsam, deswegen die Push-Pull-Ausgangsstufe.
ZitatBeim VIA/CIA ist das ja offensichtlich nicht so.
Bei der VIA haben Port A und B unterschiedliche Ausgangstreiber:
Sorry für die komische Skalierung (die Pin-Boxen waren mal Quadrate), ich wollte das Bild trotz der kaputten Zwangsverkleinerung des Forums möglichst lesbar belassen.
-
Wäre das kein Ausgangpin sondern nur ein Knoten in der internen Schaltung, dann wäre da wahrscheinlich ein Pullup-FET statt eines aktiven Treibers, aber für externe Pins wäre damit ein 0->1-Wechsel viel zu langsam, deswegen die Push-Pull-Ausgangsstufe.
Wobei Port A des 6522 auch nur einen Pullup-FET hat. Ich bin mir ziemlich sicher, daß das beim 6529B ebenso der Fall ist, denn der wurde ja mit Absicht ausgewählt damit die Flanken nicht zu steil sind. Sonst würde da auch ein TTL reichen.
-
-
Wobei Port A des 6522 auch nur einen Pullup-FET hat. Ich bin mir ziemlich sicher, daß das beim 6529B ebenso der Fall ist, denn der wurde ja mit Absicht ausgewählt damit die Flanken nicht zu steil sind. Sonst würde da auch ein TTL reichen.
Gibt's keine die shots von dem Teil? -
Gibt's keine die shots von dem Teil?
6529B? Mir nicht bekannt.
Das Datenblatt spezifiziert aber 'passive output pullup devices'. Wird als Vorteil herausgestellt, weil man so keine Umschaltung zwischen Ein- und Ausgabe braucht.
-
Mal sehen ob ich mal welche in die Finger bekomme!?
Ich stelle mir die Innereien aber wenig interessant vor.
-
Ich stelle mir die Innereien aber wenig interessant vor.
Eben... das ist ein 8Bit-Port in besonders einfach. Die Funktion, wie sie im 264 verwendet wird sollte sich mit einer Handvoll TTLs nachbilden lassen.
-
Gerade weil es so einfach ist, finde ich es ein interessantes Bauteil. Man hätte sogar eine faire Chance, ohne große Vorkenntnisse den Die-Shot zu 'lesen'.
-
Mal sehen ob ich mal welche in die Finger bekomme!?
Wenn Du einen bräuchtest für einen DIE-Shot, ich müsste einen noch lose haben den ich mal ausgelötet habe. Den könnte ich Dir gerne zusenden !
-
Die NMOS-Logik (und HMOS) der 6xxx, 7xxx und 8xxx Familien haben Push-Pull-Transistoren an den Ausgängen, bis auf die Ausnahme unten.
Dabei handelt es sich um Enhancement Mode N-MOS FETs sowohl für die High-Side als auch für die Low-Side. Deswegen sind die High-Pegel, wie Unseen schon sagte, auch nur etwa 5 V - VthGS = ca. 4V. Und die H-Flanken werden ziemlich flach, wenn der Ausgangspegel schon recht hoch ist. Dann wird logischerweise VGS immer kleiner und in der Nähe von 4V kann er kaum noch Strom liefern. Ein N-MOS-Transistor für obenrum ist halt ungünstig. Aber leichter zu fertigen als CMOS.
die CIAs mit den "passiven Pull-Ups" haben oben auch einen FET, aber einen Enhancement Mode FET. Dieser hat die Eigenschaft, "immer an" zu sein. Der Nachteil ist, dass der Pull-Down-FET gegen ihn ankämpfen muss, was insbesondere für Bus-Treiber doof ist, weil so eine Stufe entweder schwach/langsam oder sehr stromfressend wäre.
Für interne Logik werden fast ausschließlich die platzsparenden Enhancement FETs benutzt. Außer für große interne Signale und Busse, wo auch Push-Pull mit Depletion Mode FETs gemacht wird. Dort findet man auch oft Bootstrap-Schaltungen (war das der Name dafür?), also Ladungspumpen, die die Gate-Spannung eines FETs über 5V schieben können. Dann sind die H-Flanken auch schnell.
HMOS ist letztendlich nur ein Marketingname. Wenn man vom Back-Gate-Bias absieht, ist diese Technologie technisch nämlich identisch, nur kleiner.
Ein paar Quellen:
https://en.wikipedia.org/wiki/Depletion-load_NMOS_logicInfos zum Begriff "HMOS", besonders Kapitel 4.2:
http://skoe.de/docs/c64-dissec…64_pla_dissected_a4ds.pdf -
Danke!
-
Wenn Du einen bräuchtest für einen DIE-Shot, ich müsste einen noch lose haben den ich mal ausgelötet habe. Den könnte ich Dir gerne zusenden !
Danke für das Angebot. Falls ich mal Lust verspüre, sage ich Bescheid. Derzeit schreckt mich eher der Aufwand; d.h. Das Verhältnis
von Aufwand/Ergebnis ist gerade beim 6529 eher schlecht.
