letzter Beitrag von root42 am
Hier hat sich mal wieder jemands an die shots bzw. Vektorisierung probiert:
https://siliconpr0n.org/map/mos
https://siliconpr0n.org/map/csg
Wer immer noch einen SID nachbauen will, da ist der komplette Schaltplan zu finden. 
Nachtrag: Mit dem Die Shot des 6526 lässt sich auch endlich klären ob sich die Pad-Driver zwischen Port A und Port B unterscheiden.
Wer immer noch einen SID nachbauen will, da ist der komplette Schaltplan zu finden.
Schaltplan?? Wo?
Ich sehe nur das vektorisierte Layout...
Ich sehe nur das vektorisierte Layout...
Und wenn man das lesen kann hat man den Schaltplan.
Siehe auch hier:
Und wenn man das lesen kann hat man den Schaltplan.
Siehe auch hier:
Äh... also siehst Du meinen Avatar? Ähnlichkeiten mit dem Vektorbild sind nicht zufällig!
Die Vektorisierung hat ZeroX (aka Tommi L.... oder umgekehrt) vor ~6-7 Jahren gemacht.
Ich habe damals die Bilder von Tommi genommen und *TADAAAA* einen Schaltplan für Envelope- und Oszillator-Schaltung gemacht.
Einen Teil der Arbeit habe ich veröffentlicht.
Hier kann man sehen, das ich auf den Bildern z.T. Annotationen angebracht habe, die mir die Arbeit erleichtert haben:
http://oms.wmhost.com/misc/Wolf_r3_envelope.gif
http://oms.wmhost.com/misc/Wolf_r3_waveform.gif
Am besten Bild stark vergrößern... dann sieht man die Bemerkungen (z.B. LFSR, XOR etc)
Achtung: Im ADSR Teil habe ich einen Fehler gemacht!! Wer Ihn findet darf Ihn behalten... habe Ihn schon.
androSID Vielen Dank für die Bilder mit den Hervorhebungen, die ich gerade erst entdeckt habe!
Es wird doch immer gesagt, dass das R2R-Netzwerk beim SID nicht richtig "terminiert" wäre, wenn ich das richtig in Erinnerung habe - aber eigentlich sieht das für mich als "Nichtsiliziumschnitzer" doch mustergültig aus?
Nee... beim untersten Bit des R2R Netzwerks fehlt der Widerstand nach Masse.
Ich "Blindfuchs"... Man sollte sich so was einfach nicht "mal nebenher" anschauen. Danke für den Hinweis!
Nee... beim untersten Bit des R2R Netzwerks fehlt der Widerstand nach Masse.
Momentan werden die Wafer (bei den großen Produzenten) auf 300mm umgestellt.
Es wird Zeit, dass wir Mädels so langsam mindestens den SID ... in der Waschküche zu Hause ... nach-stricken können sollten.
Ein heres Ziel, ja. Gleich mixed-signal, analog+digital. Aber wieso nicht? Fehlen nur noch die passenden Tools. Schleuder, UV-Belichter (äääh "Trockner") und Mülleimer sind ja schon vorhanden.
Sorry, nur so ein Traum ... hinter dem natürlich die Arterhaltung der Spezies (RETRO!) steht;)
P.S.: Für mehr als 150µm taugen meine zittrigen Hände und die alten Augen eh nicht mehr, hehe + danke nochmal für die Arbeit mit der "Konservierung", re-engeneering der Chips!
Edit: Total vergessen -> Die Hausfrau, in ihrer Chip-Küche ... könnte dann einen mit "richtig" terminiertem Widerstandsnetzwerk herstellen **sabber**
Momentan werden die Wafer (bei den großen Produzenten) auf 300mm umgestellt.
Es wird Zeit, dass wir Mädels so langsam mindestens den SID ... in der Waschküche zu Hause ... nach-stricken können sollten.
Ein heres Ziel, ja. Gleich mixed-signal, analog+digital. Aber wieso nicht? Fehlen nur noch die passenden Tools. Schleuder, UV-Belichter (äääh "Trockner") und Mülleimer sind ja schon vorhanden.
Naja es gibt ja Menschen die können (und TUN) das ja:
Und wenn man das lesen kann hat man den Schaltplan.
Wenn jemand das ganze "Kunterbunt" in einen Schaltplan umsetzen kann, gäbe es da nicht die Möglichkeit, den SID mit gegossener Logik nachzubilden ? - Also ein FPGA oder CPLD mit angebautem Analogteil ?
Und wenn man das lesen kann hat man den Schaltplan.
Wenn jemand das ganze "Kunterbunt" in einen Schaltplan umsetzen kann, gäbe es da nicht die Möglichkeit, den SID mit gegossener Logik nachzubilden ? - Also ein FPGA oder CPLD mit angebautem Analogteil ?
Nee.
Weil nicht nur digitale Komponenten drin sind.
Sondern auch analoge.
Nee.
Weil nicht nur digitale Komponenten drin sind.
Sondern auch analoge.
Er schrieb ja "mit angebautem Analogteil" 
Möglich wäre das sicherlich, aber halt ein recht großer Aufwand. Es gibt zwar durchaus Analogschaltungen, die sich nur "auf dem Silizium" und nicht mit Einzelbauteilen realisieren lassen (z.B. Stromspiegel), aber ich glaube nicht, dass der SID solche verwendet (weiß es aber ehrlich gesagt nicht).
Und den Schaltplan muss es ja schon geben, sonst wäre so was wie der FPGA-SID ja kaum möglich, oder?
Nur die nachgelagerten Filter sind analog, oder? Und ohne jetzt nachgeschaut zu haben werden die doch wohl kaum in irgendeiner Weise kompliziert oder auf hohe Qualität ausgelegt designt sein.
Alles anzeigenNee.
Weil nicht nur digitale Komponenten drin sind.
Sondern auch analoge.
Er schrieb ja "mit angebautem Analogteil"
Möglich wäre das sicherlich, aber halt ein recht großer Aufwand. Es gibt zwar durchaus Analogschaltungen, die sich nur "auf dem Silizium" und nicht mit Einzelbauteilen realisieren lassen (z.B. Stromspiegel), aber ich glaube nicht, dass der SID solche verwendet (weiß es aber ehrlich gesagt nicht).
Der 6581 hat keine Stromspiegel... beim 8580R5 müsste ich erst nachsehen.
Nur die nachgelagerten Filter sind analog, oder? Und ohne jetzt nachgeschaut zu haben werden die doch wohl kaum in irgendeiner Weise kompliziert oder auf hohe Qualität ausgelegt designt sein.
Die sind (beim 6581) mit der heissen Nadel gestrickt... laut Interview waren die eher froh, das es überhaupt funktionierte.
Und den Schaltplan muss es ja schon geben, sonst wäre so was wie der FPGA-SID ja kaum möglich, oder?
Schaltplan gibt es. Aber FPGA-SID wurde aus der reSID Engine (C++ Code) nachimplementiert...
Und auf jeden Fall halt die R2R-D/A-Wandler - bei 3 x 8 Bit aber auch kein Thema, nur halt ein kleines Bauteilgrab.
androSID weiß sicherlich mehr
Nicht das es wichtig wäre: Pro Kanal sind es 12 Bit für Amplitude und 8 Bit für die Hüllkurve.
Also 3x 20 Bit...
Edit: Total vergessen -> Die Hausfrau, in ihrer Chip-Küche ... könnte dann einen mit "richtig" terminiertem Widerstandsnetzwerk herstellen **sabber**
Der 6581 hat keine Stromspiegel... beim 8580R5 müsste ich erst nachsehen.
Sollte auch nur als Beispiel für "nicht diskret nachbaubar dienen", ich kenne mich da ehrlich gesagt zu wenig aus, um zu wissen, welche Konstrukte in der Art es noch so gibt.
Und auf jeden Fall halt die R2R-D/A-Wandler - bei 3 x 8 Bit aber auch kein Thema, nur halt ein kleines Bauteilgrab.
androSID weiß sicherlich mehr
Nicht das es wichtig wäre: Pro Kanal sind es 12 Bit für Amplitude und 8 Bit für die Hüllkurve.
Also 3x 20 Bit.
Danke für den Hinweis, die 12 Bit hatte ich noch irgendwie im Hinterkopf, hatte mir bei Deinen Bildern aber wohl nur die Hüllkurve angeschaut 
Gibt es nicht noch andere Probleme bei R2R > 8 Bit? Aber egal, es geht hier ja um einen 1:1-Nachbau 
