FPGASID Prototyp Alpha Test

Es gibt 411 Antworten in diesem Thema, welches 101.560 mal aufgerufen wurde. Der letzte Beitrag (26. Mai 2020 um 14:30) ist von PhantombrainM.


  • Meine Theorie: Wenn man mit dem Finger drauf fasst, isoliert man gleichzeitig das FPGA von der Umgebungsluft. Die Temperatur unter dem Finger steigt daher schnell an. Es kann also schon sein, dass da nnach 10-20 Sekunden die Temperatur deutlich hoeher liegt. Das ist aber der isolierende Effekt des Fingers, der dem FPGA seine einzige Kuehlmoeglichkeit (Abstrahlung der Waerme ueber die Oberflaeche) nimmt.

    Ist der Mensch nicht eher ein Wasserbeutel mit Umwältspumpe, als ein Isolator?

    Mega Drive | Neo Geo AES 3-4 | Apple IIe | C64 ASSY 250407 | A500+ | A1000 (GB-Edition) | A3000D rev.9.01 | A4000D rev.B

  • Ist der Mensch nicht eher ein Wasserbeutel mit Umwältspumpe, als ein Isolator?

    Kuehlwassertemperatur 36C :wink:

    Sollte man wohl man ein thermisches Modell fuer eine Fingerspitze erstellen um das endgueltig zu klaeren :smile:

    Bitte melde dich an, um diesen Link zu sehen.

    Einmal editiert, zuletzt von andi6510 (28. Juni 2018 um 12:28)


  • Kuehlwassertemperatur 36C :wink:

    Ja, sowas gibts auch im PC Bereich, dass man mit "warmen" Wasser kühlt und nicht mit 3°C kaltem. Stichwort ist hier IBM :D

    Mega Drive | Neo Geo AES 3-4 | Apple IIe | C64 ASSY 250407 | A500+ | A1000 (GB-Edition) | A3000D rev.9.01 | A4000D rev.B

  • dukestah: Wie wird der den auf dem Reloaded MK2 betrieben, mit 12V oder 9V?

    da das mk2 den FPGASID nicht erkennt läuft der mit 9V im fall back mode

    Aber nimmt der FPGASID überhaupt diese Spannung oder nur die 5V? Dann wäre der Boardtyp egal.

    Mein Youtube Kanal: Bitte melde dich an, um diesen Link zu sehen.

  • da das mk2 den FPGASID nicht erkennt läuft der mit 9V im fall back mode

    Aber nimmt der FPGASID überhaupt diese Spannung oder nur die 5V? Dann wäre der Boardtyp egal.

    die 9/12V sind ziemlich egal. Die versorgen ausschliesslich die Ausgangsverstaerker. Stromaufnahme ein paar mA. Ist absolut zu vernachlaessigen.

  • Was mich interessiert ob die anderen Tester ebenfalls die V0.9 und CPLD 4 drin haben oder noch eine ältere verwenden. Evtl. kann man hier noch vergleichen, wenn V0.8 jetzt kühler bleibt als V0.9 wäre das noch ein Ansatzpunkt.

    Wenn sich am FPGA Design da etwas geändert hat, könnte das auf einen Hardwarefehler hindeuten.
    Aber ich nehme an, das wurde auch ordentlich simuliert.

    Wem ein leeres EPROM fehlt, braucht ein EPROM-Lösch-Gerät

    Mein GitHub: Bitte melde dich an, um diesen Link zu sehen.
    EasyFlash3 DIY: Bitte melde dich an, um diesen Link zu sehen.

    Mein Discogs: Bitte melde dich an, um diesen Link zu sehen.

  • Ist ja bereits geklärt und schon von Andi gemessen. Siehe Post 398 / 399 - da ist wohl alles in Ordnung.

    Gruß
    Tom

  • Bitte melde dich an, um diesen Link zu sehen.: Danke, das hatte ich überlesen, tut mir leid.

    Wem ein leeres EPROM fehlt, braucht ein EPROM-Lösch-Gerät

    Mein GitHub: Bitte melde dich an, um diesen Link zu sehen.
    EasyFlash3 DIY: Bitte melde dich an, um diesen Link zu sehen.

    Mein Discogs: Bitte melde dich an, um diesen Link zu sehen.

  • Klingt alles gut :wink:
    Vielen Dank fuer die saubere (er)Klaerung und Dokumentation. Vorbildlich.

    Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen.

  • Andi, mal eine blöde Frage, die mir einfiel: iwie kam mir gerad das Stichwort "digital out" in den Sinn, aber (und deshalb "blöde frage") dann dachte ich "hmm, ist die klangerzeugung denn überhaupt digital? Eigentlich bildet so ein Bauteil ja einen analogen Chip ab..." etc. *grübel*... Und bevor ich noch mehr Quatsch rede:
    Andi, wie ist das tatsächlich?

  • Die "Klangerzeugung" (=Stimmen und Hüllkurven) ist digital. Die Klangformung (= Filter) im original SID ist analog. Im FPGASID wir dieser analoge Teil durch eine numerische Schaltungssimulation nachgebildet. Die Berechnungen hierfür sind ebenfalls rein digital.

    Sprich: Es alle Signale liegen im FPGASID in digitaler Form vor.

    Was ein 'digital-out' angeht: So etwas ist nicht so schwierig zu realisieren und eigentlich steht das bei mir schon noch auf dem Plan. Leider ist jedoch im Moment kein winziges bisschen Platz mehr im FPGA mehr frei. Ich muss also erst mal größere Optimierungen durchführen, um wieder Ressourcen frei zu bekommen. Da gibt es immerhin schon einige Ideen, wie ich das bewerkstelligen könnte.

  • Hallo andi6510

    Ich bin Patreon Director von Jose Tejada, welcher open source chips für unter anderem MIST/MISTer SiDi usw. macht.

    Er ist profesioneller Chip Designer bei Analog Devices. Er hat bereits Open Source Impementierungen für YM2612, YM2203, YM2151 Chips gemacht, die nun im NeoGeo oder Mega Drive Open Source FPGA benutzt weden. Sowie einige Arcade Boards nachgebaut.

    Nun fragt er, wie es mit einem open source C64 SID aussieht und ob er den entwickeln soll.

    Ich bin mir nicht sicher, ob man jetzt wieder komplett von vorne anfangen sollte.

    Daher wollte ich fragen, ob oder unter welchen Voraussetzungen du dir vorstellen könntest, den Code zugänglich zu machen?

    Dein Code wäre für ewig und alle Nachfolgegenerationen eine Bereicherung und würde viel Freude bereiten.

    VG,

    PhantombrainM

    Trockenmodus ein... Jacke trocknet... deine Jacke ist jetzt trocken!