Hat bei lemon64 nicht jemand den c64 auf sram umgestellt?
Hat bei lemon64 nicht jemand den c64 auf sram umgestellt?
lemon64.com/forum/viewtopic.php?t=56301
Ich hab das schon vor langer Zeit mal gemacht und dabei ein kleines Modul gebaut was man anstatt der zwei 41464 auf eine 250466 stecken kann. Hier der Thread dazu:
Der VC-20 hatte SRAM, ebenso der ZX80/ZX81. Alles spätere kam mit DRAM weil das billiger wurde als SRAM. Der Refreshzähler steckte dann im Videochip womit der Mehraufwand klein wurde.
beim VC20 wars doch sogar so das Commodore zu viele SRAM im Lager hatte und die so geleert werden sollten.
Micha
Und was ist mit 68er bzw. ARMs (Archimedes)? Alles nur DRAMler.
Für den Amiga (500/1000/2000) gabs aber wenigstens einige mit
CPU-Modul-Erweiterung und SRAM.
Da wirste Dich verkuckt haben, SRAM wurde in den Zeiten nur noch als ROM Simulator oder für Flickerfixer verwendet und in letzteren wurden sie dann von speziellen VideoRams verdrängt. Ich glaube für den Amiga 500 gab es eine externe 512kB SRAM Box die man per Batterie puffern konnte, dazu waren 64 Bausteine nötig.
Micha
Beim ZX-Spectrum kenne ich scheinbar nur die Neueren mit DRAMs.
Hab mal gerade die Alten angeschaut: Tatsächlich SRAM!
Ei was? Welcher Spectrum hatte SRAM? Das waren von Anfang an alles DRAM-Designs.
Ich frage deshalb, weil ich mehrere Hersteller von SRAM-Modulen
(ZIP-Sockel etc.) gefunden habe, alle aus den 90er. Irgendwo
müssen die ja verbaut sein!?
Vorsicht... ZIP-RAMs sind DRAM, nur in einer anderen Bauform. Bitte hier nicht auf das 'static column' reinfallen, das sagt nicht aus, daß das RAM SRAM ist sondern nur, daß der Zeilenpuffer (column) statisch ist. Das RAM selbst ist DRAM.
Ei was? Welcher Spectrum hatte SRAM? Das waren von Anfang an alles DRAM-Designs.
Hätte ich ja auch gedacht, habe aber Gestern Abend nochmal nachgeschaut
und eine Seite mit Schematics verschiedener Versionen gefunden (waren
bezeichnet mit 2,3,4,5,6, teils mit a/b ergänzt). Bei den ersten Versionen waren
beim RAM keine RAS/CAS-Leitung, ebenso keine RAS/CAS-Logik, gehe also
mal von SRAM aus. Ganz sicher bin ich mir aber nicht.
Vorsicht... ZIP-RAMs sind DRAM, nur in einer anderen Bauform. Bitte hier nicht auf das 'static column' reinfallen, das sagt nicht aus, daß das RAM SRAM ist sondern nur, daß der Zeilenpuffer (column) statisch ist. Das RAM selbst ist DRAM.
Ganz sicher SRAM!
ZIP ist ja nur ein Sockel-Standard, von JEDEC spezifiziert
(auch als ZigZag ugs bezeichnet). Und das gibt es je eine Spec
für SRAM und für DRAM.
Bei meinen Modulen ist auf jeden Fall SRAM drauf (von Samsung).
Ausserdem habe ich noch PDFs mit >= 100 Modulen, alle SRAMs.
Schau mal bei EBay nach, da werden solche Module angeboten.
Es gibt natürlich auf DRAMs (wohl die Mehrzahl), z.B. sind die Module
für den NEXT DRAMs, habe Gestern nochmal nachgeschaut.
Hätte ich ja auch gedacht, habe aber Gestern Abend nochmal nachgeschaut
und eine Seite mit Schematics verschiedener Versionen gefunden (waren
bezeichnet mit 2,3,4,5,6, teils mit a/b ergänzt). Bei den ersten Versionen waren
beim RAM keine RAS/CAS-Leitung, ebenso keine RAS/CAS-Logik, gehe also
mal von SRAM aus. Ganz sicher bin ich mir aber nicht.
Schick mir mal eine URL. Ich kenne den ZX Spectrum nur mit DRAM, 8 x 4116 und 8 x 4532 (teildefekte 4164). Damit meine ich den originalen Spectrum. In den späteren sind garantiert DRAMs drin.
Hast recht, alle Spectrums haben DRAMs.
Die Diagramme, die ich mir Gestern angesehen habe,
hatten nur grobe Blockstruktur, erst in höheren
Versionen waren RAS/CAS+Logik eingezeichnet
(kann ich leider nicht mehr nachvollziehen, habe
keinen Link gespeichert). Von daher bin ich von
SRAM ausgegangen. Ein Pfennigfuchser wie
Sinclair hätte das aber glaube ich nicht zugelassen 
Folgender Link zeigt mehrere Versionen
(Ziffer = Version?), da sieht man Unten Rechts
RAS/CAS und zugehörige Logik.
Doch, ganz sicher. Das SRAM-CPU-Modul war natürlich nicht
von Werk aus, sondern eine Eigenentwicklung (finde den Link
gerade nicht, wurde aber auch auf A1k vorgestellt). Dazu
musste die CPU gesockelt sein/werden und dann in die Platine
mit den SRAMs gesteckt werden.
Das zählt in meinen Augen nicht.
SRAMs heutiger Kapazität gab es damals nicht und selbst die heutigen Kapazitäten sind ein Witz verglichen was mit DRAM machbar ist.
Auf A1K hat man das nur gemacht um die DRAM Logik weg zu lassen, mehr als 2 oder 4 MByte sind aber selbst heute finaziell nicht zurechtfertigen.
Micha
Große SRAM Chips (in 5Volt Technik) möchte ich sehen.
Ich habe vor kurzem noch 80 Euro für 8MB bezahlt, größere Bausteine als 512kB gibt es nicht, damit 64 bis 256 MByte realisieren zu wollen ist utopisch.
Bei Reichelt liegen die so um die 3 (SMD) bis 5 DM (DIP).
Die SRAM Karte von A1K habe ich übrigens ursprünglich angestossen, anfangs bestand sie nur aus 2x 628512 und 1 74138.
Wer FPGAs nimmt kann gleich zu SDRAM greifen.
Micha
Ich glaube langsam du weist nicht wovon Du redest, ich klinke mich aus der Diskussion nun aus.
Micha
Aber wozu denn der einfache Krampf mit großen und im Verhältnis langsamen SRams? Jens (ja der) hat doch mit seinen Turbokarten vorgemacht wie man ein riesiges schnelles und billiges DRam mittels CLPD an den Bus bummelt. Für 8 Bit Maschinen ist das oversized aber Ataris und Amigas?
Eigentlich ist SRAM schneller als DRAM.
Ein 100ns SRAM kann wirklich alle 100ns Daten liefern (oder abnehmen). Bei einem 100ns DRAM geht das eben nicht. Siehe RAS-Precharge-Time im Datenblatt und der nötige Refresh bremst auch ein wenig.
Es gibt wie immer einige Tricks, aber trotzdem sind die schnellen Caches immer SRAM.
Aber wozu denn der einfache Krampf mit großen und im Verhältnis langsamen SRams? Jens (ja der) hat doch mit seinen Turbokarten vorgemacht wie man ein riesiges schnelles und billiges DRam mittels CLPD an den Bus bummelt. Für 8 Bit Maschinen ist das oversized aber Ataris und Amigas?
Meine Motivation dahinter ist die Emulation "alter" Systeme per FPGAs und evtl.
diese dann wesentlich schneller laufen zu lassen (bei 8-Bitter wie C64 macht das
kaum Sinn, bei Amiga,DOS-PC&Co schon). Wenn du nicht gerade einen 68030
oder höher mit internem Cache hast, dann ist die SRAM-Anbindung einfacher
und schneller, bei heutiger Technik(!). Man muss sich nur mal den Quellcode
von Minimig oder Suska anschauen wie dort SDRAM angesteuert wird (eben als
Pseudo-SRAM), da hat man einfach technikbedingt nicht die Performance von
SRAMs.
DRAM, single Read/Write: erst Row, dann Col-Adresse (plus Write-Data) anlegen,
dann evtl Read-Data lesen.Z.B. wird durch spezielle TTL-Tricksereien das
Timing eingehalten, was nicht trivial in VHDL auf FPGAs zum Laufen gebracht
werden kann. Ist Heute total veraltet, habe aber schon mehrere Controller
geschrieben.
SDRAM: Zugriff erfolgt synchron mit Clock-Signal, aus Datenblatt ergeben
sich komplexe Timings, müssen dazu noch initialisiert werden (> 100ms).
SD ist noch relativ einfach, DDR1/2/3 wegen Kalibrierung zunehmen schwieriger.
SRAM: einfachster Zugriff, einfachste Implementierung, Zugriff in <= 10 ns,
d.h. <100MHz.
SSRAM: synchrones SRAM, bis 200MHz, aber Latenz. Ein wenig komplizierter
als SRAMs, aber noch sehr einfach zu Implementieren.
(dann noch QDR-SRAM etc. mit teilt 64Mb .. teuer!, für Hobby noch
uninteresant)
Für "alte" Systeme ist also für mich die Entscheidung auf SRAM bzw. SSRAM
gefallen. Fehlen halt nur noch günstige Chips, die gibt's aber ab und an in
Auktionen.
Eigentlich ist SRAM schneller als DRAM.
Ist sicherlich schwer allgem. zu Beantworten, bei wirklich zufälligen Zugriffen
ist SRAM bzw. SSRAMs deutlich überlegen. Ab 68030 oder 486/586 hast du
ja Cache und MMU, da werden dann komplette Cachelines eingelesen, was
ja dann die Stärke von (S)DRAMs ist.
Aber bei diesen CPUs geht mir dann das Retrogefühl verloren. Hab mal einen
486/586 mit DOS laufen lassen (68030/40 gibt's leider noch nicht). Schon
ein Windows-System ist im Ablauf so kompliziert, dass mir dazu einfach die
Zeit fehlt.
