Ich spare mir mal das Zitieren und beantworte die Fragen direkt:
Boardgroesse soll in etwa so gross wie der SID werden. Es gibt eine sehr kleine Version des FPGA mit gerade mal 8x8mm. Das ist allerdings ein BGA Gehaeuse, welches fast zwangslaeufig eine 4-layer Platine erfordert. Damit wird es dann deutlich teurer. Ist also ein Abwaegen zwischen Kosten und Groesse.
Panning Register sind eigentlich eine gute IIdee! Muss mal checken, ob das von den Signalpfaden her hinkommen koennte.
Und was Caer Aisling angeht, da war ich selber verbluefft, wie gut es rauskommt. Allerdings gibt es mittlerweile auch ein paar andere Beispiele, die nicht so dolle sind. Es sind auch noch ein paar echte bugs drin, so gehen z.B. im moment die gemischten Wellenformen nicht mehr, weil ich das was kaputtumgebaut habe... von daher fuehle ich mich momentan eher bei 90% als bei 99% Und die letzten 10% dauern ja bekanntlich nochmal so lange, wie die ersten 90%...