Aber ist wahrscheinlich ein Versehen
Ja, ist es. Kannst dir ja mal bei Gelegenheit den Unterschied zwischen nem Speicherchip und nem Logikbaustein erklären lassen.
Es gibt 86 Antworten in diesem Thema, welches 18.498 mal aufgerufen wurde. Der letzte Beitrag (
Aber ist wahrscheinlich ein Versehen
Ja, ist es. Kannst dir ja mal bei Gelegenheit den Unterschied zwischen nem Speicherchip und nem Logikbaustein erklären lassen.
SIDs werden ja auch viel nachgebaut. nur an den VIC hat sich erst einer dran getraut.
An Erklärungen wäre ich auch interessiert. Wenn gut erklärt wird.
jomodore
SIDs werden ja auch viel nachgebaut. nur an den VIC hat sich erst einer dran getraut.
Die sind ja auch noch nicht wirklich knapp, da ist noch kein Druck. Wegen der ganzen undokumentierten 'Features' wird es auch nicht so einfach werden den taktgenau nachzubauen. Dazu muss man erst auf dem Chiplevel im Detail verstehen wie der VIC allgemein und speziell diese Extras funktionieren.
Die sind ja auch noch nicht wirklich knapp, da ist noch kein Druck. Wegen der ganzen undokumentierten 'Features' wird es auch nicht so einfach werden den taktgenau nachzubauen. Dazu muss man erst auf dem Chiplevel im Detail verstehen wie der VIC allgemein und speziell diese Extras funktionieren.
So richtig gut erhältlich sind die VIC-II (6569Rx) nicht mehr... aber sie gehen offensichtlichg nicht so häufig kaputt;
daher ist der Druck noch nicht so hoch. Die PReise bei ebay gehen aber fast immer über 20€ (bis z.T. ~35€/Chip!).
Ich könnte mir vor kurzem noch ca. 100 Stück 6569R5 NOS(!) zu akzeptablem Preis "sichern"; aber ich habe lange
suchen müssen! Alle anderen verfügbaren NOS VIC-II (die mir angeboten wurden) waren in einer Preisregion
jenseits von gut und böse: >$20/Chip!
Zero-X hatte mal angefangen auch hier den DIE zu fotografieren, damit wir den VIC-II reversen könnten... aber
das Material unterscheidet sich etwas vom SID und die Kontraste sind wohl recht gering. D.h. er/man konnte die
einzelnen Layer im Chip nicht richtig separieren. Das Projekt ist daher auf Eis!
Den 6569-VIC kenne ich als Hitzkopf (ohne Kühlkörper verbrennt man sich die Finger dran), aber haltbar.
Den 6569-VIC kenne ich als Hitzkopf (ohne Kühlkörper verbrennt man sich die Finger dran), aber haltbar.
100% Ack. Habe selten defekte 6569 gesichtet... daher wird mein Vorrat wohl ewig halten bzw. ich werde
einen Teil abstossen.
ps: Wenn die Teile mal richtig knapp sind, sollte mal jmd. (nicht ich!) eine Kickstarter-Aktion machen,
um das Reverse-Engineering professionell zu finanzieren... ![]()
Es gibt einen hübschen, hoch auflösenden Die-Shot des 8565, also der HMOS-II-Version des VIC:
Bitte melde dich an, um diesen Link zu sehen.
Jetzt müsste man den nur noch lesen können. ![]()
Es gibt einen hübschen, hoch auflösenden Die-Shot des 8565, also der HMOS-II-Version des VIC:
Bitte melde dich an, um diesen Link zu sehen.
Jetzt müsste man den nur noch lesen können.
Ja... bei dem sind die Kontraste auch schon recht schwach. Ich hatte dem Projekt 2011 auch mal einige Chips gespendet ("F.W.")..
aber ich denke das sich bei visual6502 nichts mehr tut!
Wobei das Eprom gemurkse mit dem Dead Test Modul funktioniert. Die RealPLA nicht. SuperPLA hab ich noch nicht getestet.
Wenn du das 781220 Modul meinst, dann läuft das bei meinem SX64 mit RealPLA sauber durch. Aber ich habe nicht das orig. Modul, sondern "nur" die UNIPROM64 Version.
Hat das "PLAnkton" schon mal jmd. ausführlich getestet bzgl. Kompatibilität?
Auf dem Teil ist ein XC9536XL verbaut, der zwar 5Volt tolerant ist,
aber "nur" 3,3Volt an den I/O-Pins liefert... eine Pegelwandlung kann ich nicht
erkennen.
Gerade die ROMH/L Leitungen, die an den Expansionsport gehen, könnten für das
ein oder andere Modul problematisch sein!? Oder sehe ich das falsch?
Auf dem Teil ist ein XC9536XL verbaut, der zwar 5Volt tolerant ist,
aber "nur" 3,3Volt an den I/O-Pins liefert... eine Pegelwandlung kann ich nicht
erkennen.Gerade die ROMH/L Leitungen, die an den Expansionsport gehen, könnten für das
ein oder andere Modul problematisch sein!? Oder sehe ich das falsch?
Ein CMOS-3.3V-High-Pegel wird von einem Baustein mit TTL-kompatiblen Eingängen sicher als High erkannt und umgekehrt passt auch die Schaltschwelle eines 5V-toleranten CMOS-3.3V-Eingangs zu den Ausgängen von TTL-Chips. Problematisch kann es werden, wenn man mit 5V betriebene CMOS-Logik damit zusammenschaltet (zB die auf dem C64R verbauten 74HC-Chips - richtig wären 74HCT), dann passen die Schaltschwellen nicht mehr so gut zusammen und die Empfindlichkeit gegenüber Störungen steigt.
Ein CMOS-3.3V-High-Pegel wird von einem Baustein mit TTL-kompatiblen Eingängen sicher als High erkannt und umgekehrt passt auch die Schaltschwelle eines 5V-toleranten CMOS-3.3V-Eingangs zu den Ausgängen von TTL-Chips. Problematisch kann es werden, wenn man mit 5V betriebene CMOS-Logik damit zusammenschaltet (zB die auf dem C64R verbauten 74HC-Chips - richtig wären 74HCT), dann passen die Schaltschwellen nicht mehr so gut zusammen und die Empfindlichkeit gegenüber Störungen steigt.
Ja... ich dachte bei meinem Einwand auch speziell an externe Module/Karten mit CMOS Bestückung
oder Kernal-Adapter mit 27cXXX Typen.
Was Störungen angeht, dürfte der SX-64 - mit seinen langen Leitungen - dann auch wieder im
Fokus liegen!?!? ![]()
Ja... ich dachte auch an externe Module mit CMOS Bestückung oder Kernal-Adapter mit 27cXXX Typen
Die 27C*-EPROMs scheinen in der Hinsicht unproblematisch zu sein, zumindest finde ich in ein paar wahllos rausgekramten Datenblättern unterschiedlicher Hersteller und Chiptypen (bis hin zum 27C160 mit 2 MByte) nur TTL-kompatible Eingangspegel - entweder explizit als "TTL compatible inputs" oder mit Vih 2,0V (Mindestspannung um High-Pegel zu erkennen, CMOS wäre knapp über 2,5V).
Die 27C*-EPROMs scheinen in der Hinsicht unproblematisch zu sein, zumindest finde ich in ein paar wahllos rausgekramten Datenblättern unterschiedlicher Hersteller und Chiptypen (bis hin zum 27C160 mit 2 MByte) nur TTL-kompatible Eingangspegel - entweder explizit als "TTL compatible inputs" oder mit Vih 2,0V (Mindestspannung um High-Pegel zu erkennen, CMOS wäre knapp über 2,5V).
Und der 9536XL gibt bei 3,3V Output laut Datenblatt mindestens 2,4V raus. D.h. in den meisten Fällen wird es funktionieren, aber wenn der Chip wirklich nur 2,4V rausgibt und ein CMOS-Eingang dahinter 2,5V erwartet, dann wird es heikel...
Was aber meines Erachtens viel schwerer wiegt, ist das fehlende Delay an den Ausgängen, wie es z.B. die RealPLA macht: Mit Reihenwiderstand und Kondensator gegen GND. Insofern wird das Timing an den Ausgängen nicht optimal sein.
Wenn das mit dem Baustein so einfach wäre, dann hätte man eine Version schon vor Jahren mit einem 9536 realisiert (Ohne XL, dafür mit richtigen 5V an Vcc).
Die Verzögerung kann man auch auf dem Chip erledigen. Man muß nur aufpassen wenn der Hersteller die interne Architektur ändert und das Ding auf einmal schneller wird.
Die Verzögerung kann man auch auf dem Chip erledigen. Man muß nur aufpassen wenn der Hersteller die interne Architektur ändert und das Ding auf einmal schneller wird.
Dies halte ich aber bei dem verwendeten CPLD für sehr weit hergeholt.
Das Teil hat eine MAXIMALE Zeit zwischen Ein- und Ausgang (t_pd: 5ns, 7,5ns oder 10ns je nach Chip). Einzige Möglichkeit ein Signal um z.B. 30ns zu verzögern ist das Signal extern vom Ausgang (oder intern über sogenannte buried outputs) n-mal in einer Schleife wieder zum Eingang zu führen und dann erneut durch den Chip zu leiten. Aber selbst dann hat man wieder nur eine maximale Verzögerung, die ebenso auch kürzer ausfallen könnte.
Nee, nee. Ohne anständige externes Delay ist das Ganze nicht alltagstauglich.
Allerdings gäbe es die Möglichkeit, mittels eines externen Taktes von z.B. 40MHz eine digitale Verzögerung von 25ns zu erzeugen. Aber solange dieser externe Takt nur asychron zum C64 werkelt, ist das alles nur ein Gefrickel...
Ich bleibe bei meiner Meinung: Nur die RealPLA macht es vorbildlich: Erst die Logik, dann das Delay und zum Schluß noch die Pegelanpassung...
Mit
Man muß nur aufpassen wenn der Hersteller die interne Architektur ändert und das Ding auf einmal schneller wird.
meinte ich genau
Aber selbst dann hat man wieder nur eine maximale Verzögerung, die ebenso auch kürzer ausfallen könnte.
dies. Solange am Aufbau des Chips (und dem Routimng durch die Programmiertools) nichts geändert wird bekommt man da durchaus passable Wiederholgenauigkeiten hin, aber es bleibt eine recht wacklige Kiste...
Sorry for the English, I thought Google translate shouldn't mangle my writing.
We are now starting a new batch of U17 PLAnkton, it has been very successful and compatible with all boards tested by customers, not a single complaint, over 300 pcs sold so far.
When scrolling through comments (wondering why I haven't got a single e-mail notification about these) I see there are questions about the voltage levels. The U17 PLAnkton uses a XC9536XL which is a 3V chip, it's however run on a slightly higher voltage (within specification) to come closer to what an original PLA has - thereby making it compatible with for example cartridges using capacitors as timers. An original PLA doesn't leave 5V on the outputs but rather 3.7-4.2V, it's one of the details the U17 PLAnkton mimics better than some replacements.
The timing is carefully balanced and it's within 2ns the same as the original Commodore PLA 7700. The time it takes to get from low to high (raise time) is another important feature that U17 PLAnkton replicates very well. For older boards that have a delay filter already soldered on the board there's the possibility to bridge the U17 PLAnkton to be fully compatible with that as well (or it might be slower than needed).
Current price is €14.