Zwei CPUs -umschaltbar- im Amiga500/1000

Ja, auf diese Weise kannst du mit einem statischen Signal die Umschaltung auslösen. Damit ist die Länge der Leitung zum Schalter nicht mehr relevant.

Üblicherweise benutzt man einen Pullup (4.7 kOhm oder 10 kOhm) zwischen Select und +5V und der Schalter verbindet dann Select mit GND oder tut nichts. So braucht man nur eine zweiadrige Leitung.

Die Eingänge der unbenutzten Multiplexer fest auf GND legen.

Die +5V hängen am Select über einen 10kOhm Pullup. Da der Schalter einen Kurzschluss darstellt bricht die Spannung an Select also zusammen. Bei 5V fliesst so ca. 0,5mA durch den Widerstand.

Stells dir wie einen Spannungsteiler aus zwei Widerständen vor. Einer hat 10kOhm, der andere weniger als 1 Ohm. Welche Spannung ergibt sich damit an Select?

Ja, deshalb benutzt man solche Widerstände, genannt 'Pullup'. Gibt es im C64 einige, mit deutlich niedrigeren Werten.

Je niedriger der Wert, desto schneller wechselt der Pegel beim Umschalten von LOW nach HIGH, aber dadurch ist dann der Stromverbrauch deutlich höher wenn der Schalter die Leitung nach LOW zieht.

In deinem Falle wird im Betrieb aber nicht umgeschaltet, also reicht ein 10kOhm-Pullup aus um sicherzustellen, daß der Select-Eingang bei offenem Schalter als HIGH erkannt wird.

Da ich gerne offline einkaufe, ein 74LS157 beim C nicht lagenrnd ist und eine Bestellung sich um den Preis nicht auszahlt und ich noch ein paar 74F02N NOR-Gatter herumliegen hab, hab ich grad mal ein paar Überlegungen angestellt...

Wenn ich das so verschalte:

müßte doch eigentlich folgende Logiktabelle rauskommen:

Also bei der CPU, wo der Schalter auf GND steht, wird _BR durchgeleitet, bei der anderen fix auf low...

Oder hab ich da nen Denkfehler?

Klar brauch ich dafür dann ein 3poliges Kabel, aber das soll ja nicht das Problem sein...

schubl

Man kann sich auch einen einzelnen 2-1-Multiplexer aus einem 74LS00 aufbauen. Ebenso geht statt dem 74LS157 ein 74LS257 wenn man _E0 fest auf GND legt.

Wennst die 5V schaltest brauchst die BR nicht mehr, weil wie will die CPU auf BR reagieren, wenn sie nicht an ist?
Denke aber eher, daß eine CPU ohne Strom eher irgendwelche komischen Effekte produzieren könnte...

schubl

Könnte, könnte, nichts als Spekulation... Wenn ein Chip in einer Schaltung vorhanden ist, und keine Spannung bekommt, aber der Rest der Schaltung schon, dann wird das zu unvorhergesehenen Effekten führen. Denn die Signale an der CPU sind doch da, und sie belasten die von extern geschalteten Signale wahrscheinlich sogar mehr, als wenn die CPU eingeschaltet wäre. Denn wenn die CPU im Halt-Zustand wäre, würde sie ihre Ausgänge stabil auf einem Logik-Level halten. Wenn sie aus ist, könnten diese Pins flattern, oder die Signale komplett auf Low ziehen, oder die Spannungen versuchen über diese Signale verkehrt herum in die CPU "hinein zu kriechen" und würden mitunter die CPU und/oder die Bausteine, welche die Signale außen schalten, zerstören. Auch bei Eingangssignalen einer CPU kann sowas passieren, dass z.B. ein CMOS-Gatter zu einer Diode Richtung Masse wird. Denn wenn man sich mal ein paar CMOS-Gatter aufmalt (und weiß wie Feldeffekttransistoren aufgebaut sind), wird man mit geübtem Blick und dem Wissen über den Merksatz "Bei einer Parallelschaltung ist der Gesamtwidertsnad kleiner als der kleinste Einzelwiderstand" festsellen, dass die nicht vorhandene Versorgungsspannung der CMOS-Gatter im Prinzip auf Masse liegt. Damit werden dann Gatter-Ein- und Ausgänge zu einfachen Dioden Richtung Masse - nehmt mal eine Platine eines Amigas oder einen 68000 (ausgeschaltet) und messt mal den Widerstand zwischen Masse und 5V (...) - Das Verhalten kann man Verhalten mittels Methoden der Elektronik-Analyse sogar für einfache Gatterschaltungen einigermaßen berechnen, aber nicht für eine ganze 68000-CPU, zu komplex...

Fazit: Falsche Herangehensweise!

Hallo,

ein Blick in ein nahezu beliebiges Datenblatt eines Logic-ICs verrät normalerweise sie zulässigen Spannungen.
Das sieht dann etwa so aus: Eingang 0V...Vcc + 0,5V.

Wie soll das sichergestellt werden, wenn an den Eingängen eins Schaltkreises knapp 5V Logikspannung anliegen und Vcc 0V ist, weil man die abgeschaltet hat?

Gruß aus Berlin
Michael

CPU abschalten nur darüber dass man sie anhält. Dann braucht die auch nur ganz wenig Strom. Und warum das so ist, kann ich dir auch erklären:

So ein CMOS-Gatter besteht im wesentlichen aus zwei Feldeffekt-Transistoren, die in Reihe zwischen VCC und Masse geschaltet sind. Im Normalfall ist davon immer einer durchlässig (leitend) und der andere sperrt. Der Ausgang des Gatters ist die Verbindung zwischen den beiden Feldeffekttransitoren (FET). Angesteuert werden die beiden FETs jeweils über ihre Steuereingänge, die Gate (Tor, Steuereingang) genannt werden, wobei beide Gates miteinander verbunden sind, so dass nur eine Spannung benötigt wird. (Die beiden anderen Anschlüsse eines FET heißen "Source" (Elektronnenquelle***) und "Drain" (Elektronenabfluss***), die Verbindung zwischen Source und Drain heißt "Kanal", und das Gate macht je nach anliegender Streuerspannung den Kanal eben durchlässig, oder nicht. Achtung:) Damit das so funktioniert, das heißt, dass ein FET geschlossen ist, und der andere offen, sind die beiden FETs von unterschiedlichem Typ, das heißt mal ist das Gate positiv und der Kanal negativ dotiert, mal umgekehrt. So is der eine FET ein "Selbstsperrender" Typ, der andere "Selbstleitend". Das heißt, wenn man beide Gates auf VCC schaltet, schaltet der eine durch, und der andere sperrt. Lege ich Masse an die Gates, wechseln die beiden FETs ihre Rolle das heißt der erste macht zu, der zweite macht auf. Wenn oben der offen ist, und unten der zu, dann habe ich am Ausgag VCC. Umgekehrt, ist der obere zu und der untere offen, dann habe ich am Ausgang Masse. Das heißt ich kann die digitalen Zustände High und Low darstellen:

Oberer FET zu + unterer FET offen: Ausgang Low
Oberer FET offen, unterer FET zu: Ausgang high

Da in diesen Zuständen immer ein FET zu ist, gibts keine direkte Verbindung zwischen VCC und Masse, über die Strecke der beiden FETs fließt kein Strom. Der Strom kann eigentlich nur fließen, wenn der Ausgang High ist und wenn am Ausgang was dran hängt, über das ein Strom fließen kann ("Verbraucher"). Die Gate-Eingänge sind übrigens extrem hochohmig, so dass also wenn zwei CMOS-Gatter hintereinander geschaltet sind, dass auch über den Ausgang des ersten Gatters kaum ein Strom fließt. Im Gegensatz zu Bipolartransistoren sind FETs nicht Strom, sondern Spannungs-gesteuert. Solange man einen dieser beiden Schalt-Zuständ behält, bleibt das auch so, es fließt kein Querstrom (mal abgesehen von einem minimalen Leckstrom). Interessant ist dann aber der Schaltvorgang, wenn die Gates von Low nach High oder umgekehrt geschaltet werden. Das geht nämlich nicht unendlich schnell, wie ein ideales Rechtecksignal, sondern diese Flanken sind in der Praxis nicht ganz rechteckig, das heißt es gibt an den Gates einen mehr oder weniger "langsamen" Spannungswechsel:

FET1 FET2
0% 100% (eigentlich: 99,yyy%, 0,xxx%)
10% 90%
20% 80%
30% 70%
40% 60%
50% 50%
60% 40%
70% 30%
20% 80%
10% 90%
0% 100% (eigentlich:0,xxx% 99,yyy%)

Man sieht, während des Schaltvorgangs sind beide Transitoren leitend, besonders 50-50 ist kritisch, da fließt von VCC über den oberen FET durch den unteren FET direkt der höchste "Querstrom" - siehe die rot markierte Linie in der Schaltungsskizze. Wenn man sich da den Querstrom in Abhängigkeit des Schaltzustandes ansieht, kommt eine "Gaußche Glockenkurve" dabei raus, siehe zweite angehängte Grafik. Und je öfters man schaltet (Taktfrequenz steigern), um so öfters passert das. Das erklärt dann, warum ein Prozessor im angehaltenen Zustad keinen - bzw. - siehe die Klammerangabe bezüglich Leckströme, parasitäre Widerstände und Kapazitäten usw. - nur ganz wenig Strom braucht ("Schlafzustand, man kennt das ja auch von Notebooks im Ruhezustand), und warum Intel, AMD usw. bei ihren Taktfrequenzorgien so einen imensen Kühlunsgaufwand treiben müssen.

Deswegen: Der CPU nicht VCC und Masse wegnehmen, sondern einfach über das entsprechende Signal anhalten.

Anmerkung zu den beiden Sternchen oben
*** Bezüglich Source und Drain: Man könnte jetzt denken - und den Fehler mache ich auch immer wieder... - Source wäre oben wo Plus ist, und Drain ist unten, wo Masse ist. Man muss aber "Technische" und "Physikalische" Stromrichtung voneinander unterscheiden, die Elektronen fließen in Wirklichkeit von Minus nach Plus!

1ST1: Du hast bei deinen Ausführungen noch vergessen das die CPU über ihre Schutzdioden Teilversorgt wird und dann diverse lustige Zustände einnehmen kann.

Ja, richtig, solche Schutzschaltungen sind sehr oft an den Eingängen, und da wird dann auch sofort klar, wenn man VCC abklemmt, und dieses VCC in dem Chip über tausende Parallelschaltungen ("Der Gesantwiderstand einer Parallelschaltung ist kleiner als der kleinste Einzelwiderstand") tausender Gatter "virtuell" gegen Masse gezogen wird: Die obere Diode wird bei einem positiven Eingangssignal leitend und stellt eine Verbindung zu dieser "virtuellen Masse" dar. Diese Diode geht mitunter wegen Überlastung kaputt und/oder das ganze Eingangssignal wird auf Masse gezogen, solange bis der Schaltausgang eines anderen ICs "aufgibt", sprich kaputt geht.

Aber schau dir auch mal das farbige Bildchen eines FET an, auch da ist zwischen Gate und Source ein P-N-Übergang - also eine Diode! Solange zwischen Drain und Source eine Spannung anliegt, ist der Gate-Source-Bahnwiderstand dieser Diode sehr hoch, sobald aber die Spannung an Drain weg ist, ändert sich das.

Ne "virtuelle Masse" gibt da zwar nicht aber trotzdem wird die CPU dann über diese Dioden mit Strom versorgt, wieviel das dann ist kommt darauf an wieveile der Signalleitungen gerade ein "High" Signal haben.
Über die Diodenstrecken fallen dann noch 0,6V ab so das eh nur noch 4,4V bei der CPU ankommen und diese dann "zufällige" Dinge macht weil das alles außerhalb der Spezifikation ist.

Doch, das liegt quasi auf Masse. Miss doch mal von so einem Chip den Widerstand vom VCC-Eingang zu Masse. In so einem Chip sind tausende solche CMOS-Gatter drin, alle zwischen VCC und Masse parallel geschaltet. Der Gesamtwiderstand aller Gatter ist sehr klein. Und damit liegt ein unbeschaltes VCC quasi auf Masse. Erst bei höherer Spannung auf VCC finden die CMOS-Gatter in ihren Zustand Leitend oder sperrend. Nur um diese Spannung aufzubauen, reicht es nicht ein paar mA über einen Signaleingang reinzuschicken.

Ok, nehmen wir mal welche:

74HC32: VCC zu Masse 18 MOhm
74HC10: VCC zu Masse 16 MOhm
CD4053: VCC zu Masse 26 MOhm
CD4013: VCC zu Masse 16 MOhm
CPU 8500: VCC zu Masse 8 MOhm