Ist das der "Flaschenhals" den du meinst ?
Die CPU sieht ganze zwei Register, über den sie auf den VDC zugreifen kann, weiter nichts. Über diese sind die internen VDC-Register erreichbar, über welche wiederum das VDC-RAM angesprochen werden kann. Zu allem Überfluß sind die beiden Register, die die CPU sieht, vom Timing her nicht stabil, sodaß zusätzlich noch Schleifen nötig sind, um den Chip zu programmieren.