Hello, Guest the thread was called15k times and contains 126 replays

last post from Unseen at the

Interesse an REU-Nachbau?

  • Besteht interesse an einem kompatiblen REU-Nachbau? 28

    1. Ja, konfigurierbar (512kb ... 16MB) (18) 64%
    2. Nö (6) 21%
    3. Ja, fix mit 16MB (4) 14%
    4. Ja, fix mit 2MB (0) 0%

    Moinsen


    Ich bin auf der Suche nach einem neuen Bastel-Projekt, welches ich versuchshalber öffentlich durchziehen möchte.


    Besteht Interesse an einem kompatiblen Nachbau der REU? Ich bitte abzustimmen.


    Ich will keine eierlegende Wollmilchsau entwickeln, keine irgendwie gearteten Zusatzfeatures, nur die "normale" REU-Funktion wie im Sinne ihres Erfinders.


    Das Projekt soll für jedermann (na ja - sofern man weiss auf welcher Seite der Kolben heiss wird und wie man mit einem jtag-Kabel umgehen muss) nachbaubar sein, ich werde (wenn möglich) nur bedtahtete Bauteile verwenden. An Stelle des REC kommt ein CPLD in PLCC-Format zum Einsatz. Das Ding wird höchstwahrscheinlich nicht in ein Modulgehäuse passen, da der CPLD, mit welchem ich liebäugle, zu breit ist.


    Der langen rede kurzer Unsinn: mal sehen was die Umfrage ergibt - Stichtag ist der 21.04.2010 12:00


    Gruss
    s2k

  • Hi, gute Idee! Was ist ein jtag-Kabel?
    Wichtig finde ich (wie bei allen Bastelprojekten) neben der Einfachheit des Aufbaus und Nachbaus auch den Kostenaspekt. Also so gebräuchliche bzw. günstige Bauteile wie nur möglich. Die nicht unbedingt aus Hongkong direkt bezogn werden müssen etc.


    Ansonsten klar, konfigurierbar wäre natürlich erste Sahne ;)

  • Also:


    Betreffend des Rams: Das steht momentan noch nicht fest - je nach dem wie viel I/O am CPLD frei bleibt. Wenn DRAM, dann würde ich in Richtung Standard-Modul (PS/2 SIMM oder so) gehen An sonsten habe ich ein Auge auf seriellen SRAM geworfen - weiss aber noch nicht ob das timingmässig überhaupt realisierbar wäre.


    Preis: Kann ich ehrlich noch nicht sagen. Das Teuerste ist sicher die CPLD, dann kommt noch das RAM, Sockel, Kleinteile und die Platine dazu. Ich denke, eine geätzte doppelseitige Platine wäre optimal - allerdings sollte der Aufbau mit 8bit-Baby und lochraster auch gehen. (Der CPLD wird _NICHT_ in den vorbereiteten Platz im 8Bit-Baby passen)


    Aufbaubarkeit: Keine Teile aus Hongkong, ich werde versuchen, alles über Standard-Shops (Reichelt/Pollin/Kessler/Farnell/...) beschaffbar zu machen. Die CPLD sollte man direkt beim Lieferanten beziehen oder gar sampeln lassen.


    Ein JTAG-Kabel wird benötigt, um den CPLD zu programmieren. Weitere Infos gibts hier: http://www.mikrocontroller.net/articles/JTAG


    Gruss

  • Zudem kommt ja noch dass das ganze ja schließlich irgendwie in den Expansions-Port muss.
    Da Bietet sich doch ne geätzte zweiseitige Platine an.

    Ich hatte da an eine zweiseitige Streifenraster-Platine gedacht. Vom Rastermaß müsste das afaik schon mal an den Expansionport passen. Und außerdem gibt es ja auch noch das 8-Bit Baby.


    Eine professionell geätze Platine ist zwar schöner, aber für ein DIY-Projekt braucht man dann immer genug andere Leute für eine Sammelbestellung, da anonsten die Platine der höchste Kostenfaktor ist.
    Selbst löten können viele. Aber nicht jeder kann zuhause Platinen ätzen, schon gar keine zweiseitigen.


    Wenn das Layout aber zu aufwändig wird (ich weiß nicht, was bzw. wie viel außer dem CPLD und den RAMs noch alles benötigt wird), geht es natürlich nicht anders.


    CU
    Kratznagel

  • Was den REU-Ausbau mit 16 MB angeht, scheint es ja doch etwas wiedersprüchliche Informationen zu geben, wie gut das funktioniert?


    Die Konfigurierbarkeit des REU-Nachbaus wäre für mich allerdings schon deswegen wichtig, weil ich mind. ein Programm kenne, dass mit der REU in der 1541U* bei der Einstellung von 16 MB nicht funktioniert - die REU wird nicht erkannt und deswegen dann nicht genutzt.



    * Mittlerweile ist ja bekannt, dass die REU-Implementierung der 1541U nicht korrekt ist, vielleicht hat das auch damit zu tun. Eine andere Einstellung als 2 MB oder 16 MB habe ich mit dem Programm (es handelt sich um die Digital Talk) noch nicht probiert.

  • An sonsten habe ich ein Auge auf seriellen SRAM geworfen - weiss aber noch nicht ob das timingmässig überhaupt realisierbar wäre.


    Hast du da mal etwas weitergehende Informationen?

  • Was für ein CPLD willst Du denn da nehmen? Mal einen Blick auf die REU-Registerbelegung geworfen? Mit Registern+Funktionalität werden es wohl mindestens 100, eher 200 Makrozellen werden, oder? Gut, Du schriebst ja schon, dass das CPLD das teuerste daran werden wird.

  • (256k x1, da würden wir für eine 16MB-Reu 512 Bausteine brauchen...)


    Ah, die - wollte ich auch mal gelegentlich für Spielzwecke beschaffen. =) Für einen REU-Nachbau IMHO nicht so toll weil es eben nur 32KB pro Chip sind und die Adressauswahl im CPLD wohl eine grössere Statemachine brauchen würde. Den Swap-Modus der REU wird man wohl auch nie mit korrektem Timing hinbekommen.

  • Hi, weiß nicht ob du sowas überhaupt im Sinn hattest.. aber da die 16MB schon des öfteren gefallen sind.. ;-)
    Etwas um die BluREU Demo laufen zu lassen als Selbstbau wäre TOLL!
    D.h:
    * 16MB REU
    * Akku gepuffert!
    * Ein Programm, diese 16MB auch stückchenweise zu füllen


    Wäre ggf. auch das NeoRAM Design verwendungsfähig?


    Peter

  • Da das ja ne Umfrage ist: ich halte das fuer komplett ueberfluessig und nicht brauchbar : )
    Argumente:
    - es wird zu komplex als dass es "die Leute" selbst nachbauen koennten (jaja, 3-5 machen das vielleicht)
    - es wird zu teuer das prof. zu entwickeln (also inkl. Vermarktung)
    - ich belege mir den expansion port nicht mit ner einfachen REU - wozu?
    - es gibt neben GEOS keine wirkliche Unterstuetzung ausser ner Reihe REU-fixes fuer games. Leute die darauf aus sind, waeren vermutlich mit nem IDE64 besser bedient.
    - ich mag die DMA-Faehigkeiten der REU nicht (siehe altlastige Diskussionen zu SCPU etc)


    Bau lieber was lustiges fuer den CASSport oder USERport.


    REU selbst frickeln macht allerdings sicherlich Spass - also DIR will ich es nicht ausreden, aber mein Interesse an einem REU-Nachbau ist nicht vorhanden ;-)

  • Grober Überschlag Makrozellen:


    C64-Interface:
    - 16 Adressleitungen
    - 8 Datenleitungen
    - (geschätzt) 6 Control-IO


    Ram-Interface (S-Ram angenommen, CS-Distribution z.B. über '138):
    - 24 Adressleitungen
    - Datenleitungen können extern "kurzgeschlossen" werden, macht vielleicht 1 IO für nen '245 Treiber
    - 3 Timing/control Leitungen


    DMA-Statemachine:
    - 24 Makrozellen memory-Pointer
    - 16 Makrozellen C64-Pointer
    - (geschätzt) 5 Makrozellen Statemachine für DMA-engine


    Jeder IO-Pin braucht ne Makrozelle, jeder interne Status braucht ne Makrozelle. In der Summe sind das 103 Makrozellen (wenn ich mich nicht verrechnet habe). Man bräuchte also einen 128-Makrozellen-CPLD der 5V-tolerant ist. Eventuell kann man darin dann auch die S-Ram select Logik unterbringen. Sinnfrage: CPLDs in der Größe sind schweineteuer, S-Rams kosten auch, aber Platz für einen SD-Ram Controller ist darin nicht. Ist also ne reichlich teure Angelegenheit - viel Spaß :-)


    Jens