Hello, Guest the thread was called13k times and contains 115 replays

last post from gHost at the

FE3 für C16 / +4 / C116

  • Ihr seid ja cool drauf. Und son LA ist auch was geiles - wie schell issn der und wie hoch wäre der Anschaffungswiderstand ?


    Der LA von Nichtsnutz ist wohl der Intronix LogicPort - das ist ein 34-Kanal USB-basiertes Teil, handlich, etwa so groß wie ein Bleistift-Etui. Wird angegeben mit 500MHz. Ich hab' neulich erst noch son Teil für einen externen Mitarbeiter angeschafft - Anschaffungswiderstand ist ca. 500,- EUR mit allen Kosten, also Banküberweisung nach USA, Versand, Einfuhrumsatzsteuer. In Deutschland gibt's meines Wissens nach keinen Vertrieb.


    Das Teil kann richtig was, z.B. Bus-Inhalte im Klartext anzeigen, aber auch serielle Protokolle wie SPI parsen und im Klartext anzeigen. Das war beim Chameleon sehr hilfreich ;-)


    Jens

  • Hallo allerseits,


    So, hatte die letzten Tage n bischen Stress, hab aber schon mit e Schaltplan und dem Layout angefangen.


    Welchen RAM Typ/Model empfehlt ihr ?


    ich war auch nicht ganz untätig,allerdings habe ich erstmal nur einen SRAM Prototypen auf Steckbrettchen.Das SRAM (128K) ist ein Samsung K6T1008 mit 70ns Zugriffszeit.Ich habe auch ein Samsung K6T4008 mit 55ns (512K).Habe sie von einem lokalen Händler.Bei Reichelt gibt es die aber auch,zumindenstens haben sie Datenblätter zu dem 512K Samsung.
    Benutzt werden zur Zeit nur 64K.Das interne Ram habe ich entfernt.
    Habe auch die falsche Gleichung für SRAM_OE auf /( RW * /CAS) korrigiert.Ich hatte ein bischen gemessen,warum die alte Gleichung überhaupt funktioniert hat und es hat sich herausgestellt,dass der TED Attribut und Videomatrix Zugriffe nur aus dem Ram macht und nur während PHI0='1' ist, und bei PHI0='0' auf das charset Zugreift.Dieses kann entweder im Ram oder im Rom liegen und solange das im Rom gelegen hat war alles gut!
    Scheint zu gehen,aber da ich kein richtiges Testprogramm habe,ohne Garantie!
    Habe nun auch die Ram Erweiterung von Hannes/Solder/csory etwas verstanden,zumindest die mit dem GAL.Meiner Meinung nach muss man dazu Registerkompatibel bleiben,sonst läuft ja nichts!
    Aber wie macht man das mit dem Flashrom? Ich habe ein AM29F010B rumliegen,reicht für den Anfang.Aber dafür gibt es keinen C16 "Standard".Wo soll das einblendbar sein ? Wie soll es programmierbar sein ? Beim lesen eine 16K Page auf eines der C1/2/L/H legen ? Wäre sinnvoll,da es ja von Commodore auch so gemeint war.Beim programmieren müsste man das darunterliegende RAM ausblenden.


    @blueicechip: Wie hast Du das in deinem Schaltplan vorgesehen? Ich glaube,einfach den FE3 Schaltplan zu nehmen und den Verbindungsstecker zum C16 neumachen wird nicht auf Anhieb gehen,da C16 != VC20 beim Speichermapping ist.
    Der kleine LA ist tatsächlich ein Logicport.Mehr info gibt es da: http://www.pctestinstruments.com/deutsch/index.htm
    Ist für das Hobby mehr als genug,ich wünschte mir mehr Kanäle,die gehen schnell alle: 16xAddr+8xData=24,bleiben nur noch zehn über,Takt,Ras,cas,mux,oe,we,... sind schnell verbraten,man muss Kompromisse machen,meisstens braucht man nicht alle Signale auf einmal.Man kann auch über eblub usa versuchen so einen standalone HP LA zu bekommen...


    Grüsse

  • Cool, da ist man mal ein paar Tage weg und schon gehts rund mit dem Projekt, - super!



    Meiner Meinung nach muss man dazu Registerkompatibel bleiben,sonst läuft ja nichts!


    Das sehe ich auch so.


    Wir werden mehrere Modi machen in dem CPLD. Einer davon ist Register kompatibel!



    Aber wie macht man das mit dem Flashrom? Ich habe ein AM29F010B rumliegen,reicht für den Anfang.Aber dafür gibt es keinen C16 "Standard".Wo soll das einblendbar sein ? Wie soll es programmierbar sein ? Beim lesen eine 16K Page auf eines der C1/2/L/H legen ? Wäre sinnvoll,da es ja von Commodore auch so gemeint war.Beim programmieren müsste man das darunterliegende RAM ausblenden.


    Der CPLD selektiert entweder SRAM oder Flash, je nach Modus der eingestellt ist. Ist beim FE3 am VC-20 auch so. Also einfach /CS an den CPLD.


    Das Schreiben des Flash geht einfach über einen speziellen Modus. Dazu muss /OE des Flash erreichbar sein für den CPLD.


    Der Flash wir aber nie "direkt" verwendet. Der SRAM kann auch schreibgeschützt werden und so wie ein ROM aussehen. So kann derFlash viel besser verwendet werden und man braucht das paging nicht zu berücksichtigen.


    Das Konzept arbeitet ja bereits sehr erfolgreich im VC-20. Wir müssen es nur an den C16 und Plus/4 anpassen.

  • Ist ja wirklich super, das sich jetzt schon mehrere beteiligen ( die sich auch schon besser mit der Materie auskennen als ich).


    Leider hatte ich noch nicht viel machen können, da ich zur Zeit viel im Aussendienst bin.


    Ich hab aber schon mit dem Schaltplan angefangen und parallel mich ums Layout gekümmert - und dabei versucht so wenig durchkontaktierungen wie möglich zu machen. Vorgesehen hab ich im Moment beides, SRAM und Flash, beibe natürlich die /CS, /OE und R/W Signale getrennt auf den CPLD gehen.
    Wenn jetzt schon jemand damit kommen sollte, das 512K zu wenig wären, das ist eh nur abhängig von den verfügbaren I/O Leitungen des CPLDs und wieviele Memories man übereinander löten möchte :-) es sollte halt nur ein wenig kompatiebel bleiben.

  • Ist ja wirklich super, das sich jetzt schon mehrere beteiligen ( die sich auch schon besser mit der Materie auskennen als ich).


    Leider hatte ich noch nicht viel machen können, da ich zur Zeit viel im Aussendienst bin.


    Mich würde mal interresieren wieviele "08/15" User am Endprodukt interresiert sind. Bin nur ein gespannter stiller Mitleser da es ja hier "nur" um Fachwissen geht. Die 16KB sind mir schon lange ein Dorn im Auge. :zustimm:

  • Hallo allerseits,


    ich habe nochmal einen Prototypen Versuch gestartet,diesmal mit einem XC9572 CPLD.Darin
    will ich die gesammte Logik dieser "Hannes/Solder/CSORY" GAL Speichererweiterung unterbringen.
    Die Gleichungen sind noch nicht alle fertig,benutze nur 64K von 512K die der Speicherchip hat.


    Läuft allerdings nicht wirklich stabil!
    Das obligatorische

    Code
    1. 10 PRINT "HALLO ";
    2. 20 GOTO 10


    bricht nach ca.5-10Min ab.Warum,habe ich nicht herausgefunden,ich meine das Timing richtig zu
    haben,aber vielleicht liegt es auch an (Fehler) der "Freiluftverdrahtung".Muss auf die Suche gehen!


    Ich muss ehrlich sagen,dass ich nicht viel mehr für dieses Projekt machen kann!
    Mir fehlt all dieses SD2IEC,habe keine Floppy,kein Überspielkabel (OpenCBM) !? Ich muss mich da erstmal weiterbilden und was basteln um überhaupt ein 256K Programm laden zu können,das kann halt dauern.


    Und darüberhinaus ist es,glaube ich,nicht möglich das als externes Cartridge zu machen!
    Die Speichererweiterung benötigt diverse interne Signale,die es nicht am Expansion Slot gibt,da muss man Leiterbahnen auf der Platine trennen.Einen neuen Standard zu erfinden macht nur aus Bastelfreude Sinn,wird keiner was für schreiben!
    Ein 44Pin CPLD ist definitiv zu klein für diese Aufgabe wenn noch Flash und SID dran sollen und
    wenn ich den Platzbedarf sehe,dann wird sowas ohne SMD dichtgepackt eher ein Klotzcart(TM).


    Ich werde noch ein bischen vor mich herbasteln,will mindenstens 64K Stabil laufen haben in meinem
    C16,vielleicht einen TED Sockeladapter fädeln,oberhalb des TED und rechts von der CPU ist noch genug Platz.


    Ok,das wars erstmal wieder,
    Grüsse

  • Die sehen cool aus deine Fotos. Naja, wenn der interne Speicher nicht erweiterbar ist durch ein externes Modul, dann beschränken wir uns halt auf extern.



    Die C16 User müssen dann halt intern auf 64K aufrüsten, wenn die das wollen. Ansonsten würde das Modul trotzdem für C16 und Plus/4 gehen.



    Die Idee von Wiesel wurde da aber nicht getestet? Er sagt doch es müsste gehen den internen Speicher durch ein vorgetäuschtes /Write (low ziehen der R/W Leitung) aus zu tricksen?



    ---


    Mit Xilinx kenne ich mich nicht aus, aber wenn der PLCC-44 nicht reicht nehmen wir halt einen 1508 mit 84 Anschlüssen

  • Hallo Diddl,


    Die sehen cool aus deine Fotos. Naja, wenn der interne Speicher nicht erweiterbar ist durch ein externes Modul, dann beschränken wir uns halt auf extern.


    Der interne Speicher ist schon extern erweiterbar,wenn man erstmal das Problem beim lesen ausblendet,ich meinte,dass es extern nicht möglich ist die Erweiterung 100% kompatibel zu halten.Die Steuerregister sind auf "FD15" und "FD16" und der Bereich "FD1x" wird schon für den userport und das Tape verwendet.Man muss also intern die Adressdekodierung ändern.Auch die Ansteuerung der Kernal Roms wird geändert und da kommt man auch über den expansionport nicht ran.(Gut,man könnte das gesammte rom mapping extern machen und die internen roms herausnehme,aber...)


    Die C16 User müssen dann halt intern auf 64K aufrüsten, wenn die das wollen. Ansonsten würde das Modul trotzdem für C16 und Plus/4 gehen.


    Nun,ja,aber wenn man schon dabei ist intern alles umzuverdrahten,warum nicht gleich auf 256K !? Dann benötigt man auf einem Modul nur noch flash und sid.


    Die Idee von Wiesel wurde da aber nicht getestet? Er sagt doch es müsste gehen den internen Speicher durch ein vorgetäuschtes /Write (low ziehen der R/W Leitung) aus zu tricksen?


    Ich habe das leider noch nicht versucht.Ich muss da das Timing noch besser verstehen,die cpu hat auch einen "GATE_IN" Eingang der eine Rolle für das R/W Signal spielt,ich habe es nicht so richtig verstanden!


    Mit Xilinx kenne ich mich nicht aus, aber wenn der PLCC-44 nicht reicht nehmen wir halt einen 1508 mit 84 Anschlüssen


    Da die Atmel CPLDs hier sehr schwer erhältlich sind und ich nicht noch eine software installieren will,habe ich xilinx gewählt.Ich habe auch ein XC95108 das ist auch PLCC84.Für Prototypen basteln reicht das,wenn eine funktionsfähige Schaltung irgendwann existieren sollte,ist die anpassung an ein anderes CPLD nicht so schwierig.


    Grüsse