danke! 
Hallo Besucher, der Thread wurde 70k mal aufgerufen und enthält 761 Antworten
letzter Beitrag von jackdaniels am
VC20: NeoRAM, RAM/ROM Expansion
- Diddl
- Erledigt
-
Meine Güte! wollte mir gerade nen VC20 ersteigern und dann das:
http://cgi.ebay.de/ws/eBayISAP…MEBIDX:IT&item=1522188225
... bei 39,00 habe ich aufgehört...
-
Meine Güte! wollte mir gerade nen VC20 ersteigern und dann das:
103€!!! Ist der aus Gold??? Oder hat der Seriennummer 1??!!
-
Die Tests am gefädelten Prototypen sind abgeschlossen! Es funktioniert alles wie erhofft!!
Poke 39936,128
Sys 64802und schon hat man etwas mehr RAM: CIMG3824_Bildgröße ändern.JPG
Ich denke unser guter For(,,) kann loslegen mit dem Platinen Prototypen ...
Inzwischen mach ich die Software Phase 1 fertig, mit der man die Final Expansion als universelle RAM Erweiterung nutzen kann.
-
Hallo,
muss auch meinen offtopic "Senf" dazugeben.
Ich glaube,da geht noch einiges mehr ! Ich sehe das Teil bei über 200 am Ende.Nagelneu ist doch
wirklich selten.Ich biete allerdings *nicht* mit: Kein Geld dafür übrig und zum verfrickeln
ist er
doch zu schade,oder ?Gruesse.
-
Die Tests am gefädelten Prototypen sind abgeschlossen! Es funktioniert alles wie erhofft!!
Ist dein gefädelter mit der gleichen Ausstattung wie der aktuelle Schaltplan?
mal den LS245 ausgenommen. -
-
Die Tests am gefädelten Prototypen sind abgeschlossen! Es funktioniert alles wie erhofft!!
Gratuliere!
mit der man die Final Cartridge als universelle RAM Erweiterung nutzen kann.
Er hat es schon wieder gesagt. -
Er hat es schon wieder gesagt.
ok, manche Dinge sind so im Hirn verewigt, das bringt man fast nicht raus ... :rotwerd: -
Aber rein technisch ist der gefädelte gleich.OK. Dann kann For() ja loslegen.
Ich empfehle das Aktuelle Layout zu nehmen.
Die Leiterbahnbreiten und Abstände passen in For()´s Möglichkeiten.
Die Durchkontaktierungen könnte er ja auch mit einem Draht anstatt der Hülsen
realisieren, sind ja nicht so viele
Wie er auf der Oberseite des CPLD kontaktieren will wird er uns bestimmt sagen.
Grüße
JMP$FCE2 -
Wie er auf der Oberseite des CPLD kontaktieren will wird er uns bestimmt sagen.
-
Ja, ich hatte es noch im Hinterkopf....
Ist das für Dich ein Problem die einzelnen Durchkontaktierungen mit Draht zu machen?
Ansonsten strick ich Dir noch was...Grüße
JMP$FCE2 -
HAAAALT!
Das wird so nicht funktionieren. Der LS245 ist immer enabled, also wird er immer dann auf den Bus in Richtung VC20 geschaltet, wenn die CPU liest, egal welches Bauteil angesprochen wird. Das wird den Computer am Starten hindern.
Die Enable-Leitung (Pin 19) muß natürlich auch vom CPLD gesteuert werden, was aber kein Problem sein sollte. Ihr opfert nun doch die VR/W-Leitung und habt wieder einen Pin frei. Sauberes Timing wird über Phi2 und die CPU-R/W Leitung erzeugt.
Die Datenrichtung des LS245 ist richtig (mußte selbst im Datenblatt nachgucken, wann in welche Richtung getrieben wird).
Jens
-
Ist das für Dich ein Problem die einzelnen Durchkontaktierungen mit Draht zu machen?
Mit Draht wird das Ganze noch viel fummeliger. Was spricht gegen die Kupferhohlnieten?Und was schwebt Dir vor bei "noch was stricken"? Für meinen Aufbau wäre es leichter, die Durchkontaktierung nicht am IC-Bein zu haben, sondern an die IC-Beine generell von der Lötseite heranzugehen und die Durchkontaktierung irgendwo vorher zu haben.
-
Und was schwebt Dir vor bei "noch was stricken"?Mit stricken meinte ich die DuKos zu vergrössern und die Leiterbahnen drumherum auf den Abstand bringen,
den Du brauchst.
Für meinen Aufbau wäre es leichter, die Durchkontaktierung nicht am IC-Bein zu haben, sondern an die IC-Beine generell von der Lötseite heranzugehen und die Durchkontaktierung irgendwo vorher zu haben.
Das wird nicht gehen. Alle roten Leitungen sind auf der Oberseite der Platine. Soviele DuKos die es dann bräuchte passen garnicht ins Layout rein.
-
Alles anzeigenHAAAALT!
Das wird so nicht funktionieren. Der LS245 ist immer enabled, also wird er immer dann auf den Bus in Richtung VC20 geschaltet, wenn die CPU liest, egal welches Bauteil angesprochen wird. Das wird den Computer am Starten hindern.
Die Enable-Leitung (Pin 19) muß natürlich auch vom CPLD gesteuert werden, was aber kein Problem sein sollte. Ihr opfert nun doch die VR/W-Leitung und habt wieder einen Pin frei. Sauberes Timing wird über Phi2 und die CPU-R/W Leitung erzeugt.
Jens
Moin Jens,
Gut das Du das sagst
Diddl: sollen wir das so machen?
Grüße
JMP$FCE2PS: muss mal langsam los.....
http://balkongrillen.de/asnbbq3/asnbbq.html
-
off-topic!
PS: muss mal langsam los.....
Hmm.. bei dem BBQ stehen Groepaz und ich glaub ich auch noch auf der Gästeliste (war vor 2 Wochen zumindest noch so). Kurz: Wir können leider nicht.
Jens
-
-
Mit stricken meinte ich die DuKos zu vergrössern und die Leiterbahnen drumherum auf den Abstand bringen, den Du brauchst.
Jetzt verstehe ich Dich. Ja, bitte!Dass das kaum möglich wäre, alle Leiterbahnen von unten heran zu führen, war mir schon fast klar. Das ist aber auch kein Problem.
-
Diddl: sollen wir das so machen?
Ja perfekt, bitte machen wir das so!
