Hello, Guest the thread was called40k times and contains 219 replays

last post from WalkThatWay at the

c64 Redesign (Mainboard)



  • Dem muss ich leider zustimmen. :roll:


    @Ace: Wenn Du nicht selber mal produktiv tätig wirst, wird aus der Sache wieder nichts. Ist nicht böse gemeint.


    CU
    Kratznagel


    Womit sich der Kreis wieder Schliest.. ;)

  • Also das Problem mit CPLD ist, dass die 5V Versionen die evtl. groß genug wären um einen 6510 unterzubringen wirklich extrem teuer sind. Da sind wir schnell oberhalb 20 Euro nur für den chip. Um ehrlich zu sein glaube ich sogar dass man vermutlich mehrere brauchen wird.


    Über ein TTL-Grab brauchen wir wirklich nicht ernsthaft reden.


    Das Problem mit FPGA ist, dass es zwar große billige Versionen gibt, die sind aber nicht 5V. Die sind zwar mit Serienwiderständen 5V "tolerant" aber die I/O Pins kompatibel hinzubekommen ist gar nicht so einfach wenn man eben LVTTL Ausgänge hat. Die sind auch nicht 100% kompatibel. Ich bin jetzt nicht sicher ob sich das im C64 irgendwie auswirken kann, aber es ist auch ein Thema.


    Die 5V FPGA kann man vom Preis her auch vergessen. Das ist Produktionstechnik aus der Steinzeit und entsprechend teuer...


    Also es gibt auch noch ein paar andere technische Hürden :roll:


    Und wenn man die überwunden hat, dann denke ich ist es nicht mehr so extrem tragisch, weil man auf freie 6502 VHDL cores aufsetzen kann ... Aber der Sinn des Ganzen ist wirklich fraglich, weil das vom Preis her in jedem Fall eine Katastrophe ist (Wenn man nur einen Chip realisiert)

  • @Hol2001+cbmhardware
    Eben. Zumal man damit ohnehin nur sein eigenes Pulver verschießt. Und dann nimmt's auch keiner mehr richtig ernst.


    Auch die Haarspaltereien wie "nehmen wir besser den Chip X oder doch eher Chip Y" sind müßig und Energieverschwendung da - meiner Meinung nach - mit an Sicherheit grenzender Wahrscheinlichkeit eh nix passiert bzw. dabei rauskommt.

  • Quote

    Also das Problem mit CPLD ist, dass die 5V Versionen die evtl. groß genug wären um einen 6510 unterzubringen wirklich extrem teuer sind.
    (...)
    Das Problem mit FPGA ist, dass es zwar große billige Versionen gibt, die sind aber nicht 5V.

    Die 5V sind doch nur wichtig wenn es auf dem Originalboard laufen soll, oder seh ich das jetzt falsch??


    Desweiteren ist die CPU doch nun nicht das Teil von dem es die wenigsten noch Funktionierenden gibt...
    (mir ist grad kein Reparaturthread bekannt, wo nur ne kaputte CPU die Schuld hatte *g*)


    schreibt doch bitte dazu, welche der ideen ihr grad ansprecht...
    oder noch besser macht zwei neue Threads auf: einen für komplettes neudesign und einen für 1:1 Nachbildung vorhandener Chips die auch auf original Mainboarsds laufen...


    sl FXXS


  • Dem muss ich leider zustimmen. :roll:


    @Ace: Wenn Du nicht selber mal produktiv tätig wirst, wird aus der Sache wieder nichts. Ist nicht böse gemeint.


    CU
    Kratznagel

    Leute, ich hab es doch schon geschrieben. Mir fehlen halt die Kenntnisse sonst hätte ich es schon gemacht und bis ich mir das Fachwissen angeeignet habe, sind hier schon die Hälfte an Leute im Forum weggestorben. Alles klar ? Mehr wie Finanzierung/Ideen und eine gewisse Mitarbeit ist von meiner Seite her nicht drin.

  • Dieser letzte Satz verstärkt mein Gefühl, dass Du 6510 und 6526 verwechselt hat. Oder? Bei CIA und erst recht VIC hätte ich bedenken, dass das ein AVR sowas kann. z.B. wegen der von Dir genannten Probleme. Bei der CPU weniger.


    Ich hab das tatsächlich verwechselt. Aber bei der CPU liegen die Probleme genau so im Argen, wenn es Taktgenau und noch schlimmer exaktes Timing haben soll. Schon eine Emulation ist bei 20 MHz und 8 Bit unmöglich (meiner Meinung). Mit einem AVR32 oder einem Arm sieht die Welt gleich besser aus.



    Wenn aber ein Hybrid aus Emu und Hardware gemacht wird, dann sollte man das interne Buskonzept kappen. Ich meine, wenn zb. ein Atmega die Funktion des Userport übernimmt, dann sollte man den Atmega mit SPI oder von mir aus TWI ankoppeln und nicht über eine Adress/CS/Databus Kombination. Natürlich muss es Softwareseitig 100% kompatibel sein.



    Kurzum, der Hybrid könnte ein Emu sein der um Hardwarekomponenten erweitert wird. Sodass man ALLE Anschlüsse wie bei einem C64 hat. Das kann natürlich verschieden Formen haben:

    • Ein ARM9 mit Atmel Controller erweitert.
    • Ein AVR32 mit FPGA erweitert.
    • Ein normaler PC mit Vice und am USB ein C64-Hardwareboard
    • Ein Nintendo Gameboy mit einer Steckkarte die Userport, Controlport, IEC, Kassette, Joy und Tastatur bietet.


    Diese Liste würde sich endlos weiterführen lassen.



    Ich will damit sagen, das Ding kann verschiedene Ansätze haben. Je mehr Dinge bereits jetzt emuliert oder ersetzt werden können, desto vollständiger wird der "Bauteilkasten" mit dem man einen C64 Ersatz bauen könnte. Also ist jede kleinste Einzelentwicklung vielleicht hilfreich für später ...

  • Das Problem mit FPGA ist, dass es zwar große billige Versionen gibt, die sind aber nicht 5V. Die sind zwar mit Serienwiderständen 5V "tolerant" aber die I/O Pins kompatibel hinzubekommen ist gar nicht so einfach wenn man eben LVTTL Ausgänge hat. Die sind auch nicht 100% kompatibel. Ich bin jetzt nicht sicher ob sich das im C64 irgendwie auswirken kann, aber es ist auch ein Thema.

    Beim C-One und von Syntiacs Core wird doch ein Expansionsport unterstützt, oder? Also wird das da anscheinend irgendwie gelöst... abgesehen davon kann man sich doch eigentlich den Expansionsport sparen, wenn man doch einen FPGA hat. Wozu MMC Replay oder 1541U, wenn man das alles auch direkt in den Core integrieren kann? Dito für Speichererweiterungen oder SuperCPU.


    Was die Komplexität der FPGA-Entwicklung angeht, weiß ich nicht wirklich, was ihr habt. Viel damit herumgespielt habe ich zugegebermaßen noch nicht, aber die Komplexität kommt da doch nicht durch irgendwelche fiesen Frameworks oder komplizierte Sprachelemente, sondern fast alleine durch die unübersichtlichen Zusammenhänge (im eigenen Geschreibsel), sobald man was Nichttriviales machen will. Also genau das, was die typischen C64-Hacker eigentlich gewohnt sein sollten...? Vom Umfang her besteht doch VHDL zum Großteil aus Signaldefinitionen und dann eigentlich nur if-then bzw. case-Listen...


    Als Peter letztens ein DE1 verkauft hat, hat's mich schon ziemlich in den Fingern gejuckt... ist mir aber zu gefährlich, was den Zeitgrab-Faktor angeht. Das mache ich mal in einem Sabbatical oder wenn ich pensioniert bin ;) .


    Noch ein Nachsatz: Ich hatte ja in diesem Thread irgendwann nach SID-VHDL gefragt. Dirk hat welches von Jan Derogee (recht simpel, ohne Filter); von Marco Groeneveld gab's auch etwas SID-VHDL ("Jester", wohl mit emulierten Filtern). Leider sind beide Sachen von den Originalseiten inzwischen verschwunden, aber die Quelltexte haben Dirk und ich noch. Das zusammen mit Syntiacs FPGA64 (= CPU, PLA, CIAs, VIC) ist doch eigentlich ein kompletter C64, wohl auch inkl. Expansionsport. Vielleicht sollte man dafür mal eni hoffentlich etwas dauerhafteres Archiv machen (nix zip auf irgendeiner privaten Homepage, sondern bitte Sourceforge oder ähnliches)...

  • Zitat von »Kroko«
    Das Problem mit FPGA ist, dass es zwar große billige Versionen gibt, die sind aber nicht 5V. Die sind zwar mit Serienwiderständen 5V "tolerant" aber die I/O Pins kompatibel hinzubekommen ist gar nicht so einfach wenn man eben LVTTL Ausgänge hat. Die sind auch nicht 100% kompatibel. Ich bin jetzt nicht sicher ob sich das im C64 irgendwie auswirken kann, aber es ist auch ein Thema.


    Beim C-One und von Syntiacs Core wird doch ein Expansionsport unterstützt, oder? Also wird das da anscheinend irgendwie gelöst...

    Klar kann man das lösen. Es ist eine Frage des Aufwands und des Preises. Was ich geschrieben habe gilt nur für den Ersatz einzelner Chips durch FPGA. Wenn man mehrere Chips emuliert sieht die Rechnung anders aus ... bei einem ganzen Gerät ... noch viel anders. Ich glaube einfach dass die "Single Chip" Ersatz Idee unwirtschaftlich ist (zumindest im Moment)


    Ich rede auch gerne über Dinge, wo am Ende nichts dabei raus kommt. Im Leben mancher Leute ist aber natürlich kein Platz für Träumereien, Spinnereien und Kaffeeklatsch. Ich wünsche euch ein gutes Ergebnis bei allem was ihr sagt und tut ! Und wehe ihr macht (in eurer Freizeit) was Nutzloses dann kriegt ihr Haue: :hammer:

  • Wirtschaftlich sinnvoll ist so ein Projekt nicht und wird es wohl auch nie sein - von daher ist eine Firma zu beauftragen wirklich auch nicht sinnvoll. Es geht ja hier auch mehr um eine Demonstration der Machbarkeit. Und Ace: fang einfach mal an, lade die EAGLE-Demo herunter und mach mal eine kleine Schaltung damit (mit den in der Bibliothek vorhandenen Bauteilen). Dann mal ein Bauteil selbst entwerfen usw. Jeder mußte mal anfangen, und wer einen C64 bedienen kann, kann das auch lernen.

  • Ich hatte schonmal eine Redesign Idee für den 1. April und wollte einen aufwendigen Fake "Bauen".
    Wie hätte eine weitere Costdown Maßnahme bei Commodore ausgesehen um das 64 Board zu vereinfachen.


    Als Grundlage hätte ich eine 250469 Rev B genommen, die zwei 64*4 Rambausteine wären in den 64 Poligen 251715-01 gewandert und vieleicht in ein anderes kleines gehäuse 68-polig PLCC.
    Die beiden CIA´s wären auch in ein 68-poliges PLCC zusammengelegt wurden, die 74LS Bauteile wären als SMD Variante Montiert, der 6510 Prozessor auch im PLCC gehäuse, nur der SID würde im Klassischen DIL gehäuse bleiben um einfach austauschbar zu sein.


    Die ROM´s wären auch alle in ein gehäuse zusammengelegt, eine Integration in den 251715-01 baustein war auch möglich, aber das hätte andere Kernel unmöglich gemacht.



    Das war meine dumme Idee für den 1.4. um mal etwas verwirrung zu stiften mit einer Sensations Entdeckung bei Commodore :bgdev



    Wenn ich heute Manpower in die Entwicklung stecken wollte, würde ich versuchen einzelne Bausteine nachzubauen die Häufig ausfallen (z.b. Sid), und nach und nach die Möglichkeit schaffen 100% aller Teile als Nachbau auf z.b. FPGA basis zur verfügung zu haben, dann wäre auch ein möglicher Punkt um eine Single Chip Lösung für ein Retro Board zu entwerfen, aber eine auflage von mehr wie 200 Exemplaren glaube ich nicht.
    Eine Nahezu perfekt Klingende SID Kopie als ersatzteil in der Preisregion 10-20 Euro sollte genug kunden finden, um sich in Kostendeckender kleinserie fertigen zu lassen.

  • Doch, doch. So ab 500000 Stück/Jahr bei einer Laufzeit von 10 Jahren findet sich sicher eine Fab, die das zu einem akzeptablen Preis macht. Man wird fürs Design vorab zwar einen 6-stelligen Euro-Betrag auf den Tisch legen müssen, aber das kann doch niemanden abschrecken, oder? Das kommt über den Absatz der ICs locker wieder 'rein. Über solche Summen redet man nicht, die hat man einfach. Und wenn man den Kleinserienstatus verläßt und 10 Millionen Stück pro Jahr abnimmt, wirds preislich noch interessanter.


    Könnten wir mal wieder auf den Boden kommen?


    Edit: Jetzt ist 1570 dazwischengekommen. Mein Betirag bezieht sich auf den vorigen Beitrag. (Aber die Zahlen sind ernst gemeint! Vergesst es!)

  • Naja, 'blanko' Chip-Ersatz-Module mit kleinem FPGA gibts ja tatsächlich schon ab 50 Tacken. Vorausgesetzt man konstruiert es als Hobbyprojekt und nicht 'für Geld', sollte also ein SID-Ersatz für ähnliche Summen (reine Materialkosten plus Bestückung) halbwegs realistisch sein. Nur ist das halt *noch* teurer als ein echter Chip... und gerade der SID liegt in puncto Qualität der VHDL-Nachbildung wie schon gesagt bislang hinter den anderen Chips zurück. Pay more, get less -> no go.
    Ein-Chip-Lösungen gibts ja schon: in Form des C-One als Speziallösung, oder (mit Größenvorteil, aber Abstrichen bei den Ports) als Terasic/XESS/wasauchimmer-Board. Wie es da mit Preisen aussieht möge der Interessent via Google-Anfrage selbst herausfinden- ich möchte mal meinen: erschwinglich, aber $vielgeschmähte_eBay_Händlerin ist immer noch billiger... ;-)

  • Es muss ja nicht unbedingt ein ASIC sein bei einer 18 000 000 auflage damit es billig wird, auch eine MOS Fertigungsstrasse im Keller für die Erstatzteilproduktion wird ein Traum bleiben.


    Wenn ich mir die Elektronikentwicklung der Letzten Jahre aber anschaue und auch die versuche Selbst SID´s nachzubauen, nähern wir uns in kleinen Schritten einer bezahlbaren lösung.


    Die 1541U zeigt das ein von der Funktion fast 100%er nachbau möglich ist, eine 1541II hat eine ganze weile 250 DM gekostet, eine 1541U 129€ mit Speichererweiterung. Preislich kann man also in brauchbare bereiche kommen.


    Wenn ein Bastler genug Manpower und Hirnschmalz einsetzt, sollte man vieles mit "Heimwerker" Lösungen machen können, vieleicht nicht eine Single-Chip SID ersatz lösung, aber wie bereits geschehen einen SID nachbau mit Hilfe von meheren bauteilen und einer Kleinen Leiterplatte.


    Wäre es nicht ein erstrebenswertes Ziel "Retro SID" bausätze für 20 Euro bestellen zu können?



    Am anfang braucht man eine Idee oder Traum was man machen will, dann viel Zeit und Know how, und mit etwas Glück und einem Starken willen kann man dann eine Lösung entwickeln.


    Wenn ich zum Beispiel an die 1541U denke, was wurde im vorfeld an der Vorauszahlung sich aufgeregt, zweifel an der Person oder auch an der funktion, mitbewerber haben versucht ihre produkte zu schützen und es wurde viel dummes zeug gepostet.


    Heute sind die Besitzer zu 99% Glücklich mit der Hardware ! ! !


    Ich hätte als entwickler bei dem feedback LMAA gesagt, und mein teil entwickelt und den Rest der Welt nicht die Hardware verfügbar gemacht, zum glück hatte G. rückrad und Nerven.


    Auch die hardware SD2IEC ist ein Beispiel das man etwas neues Schaffen kann, mit einfachen mitteln, das nicht jeder Helfen kann bei einer entwicklung ist klar, aber im vorfeld alles kaputtreden ist definitiv der Falsche Weg.


    Vieleicht sollte man mal zusammenarbeiten, viele leute hier haben tolle möglichkeiten und Know How, und könnte vieles
    ereichen. Aber im Moment scheint im Forum eine Jeder gegen Jeden Stimmung aufzukommen, und Ideen und Träume werden so nicht verwirklicht.


    Ich finde es gut das man sich gedanken macht das ein ASIC ungeeignet ist, schauen wir nach anderen wegen und Lösungen . . .

  • Also, dann bleiben wir doch bei den uns zugänglichen Möglichkeiten: Microcontroller, CPLD, FPGA, diskreter Aufbau, ????. Jedenfalls nicht ASIC und auch nicht CMOS-Fab im Keller. Und machen uns mal Gedanken drüber, wies gehen könnte. Nicht wies nicht geht, und auch nicht unbedingt zuerst über den SID, da gibts ja schon einen Ansatz (SwinSID), sondern über andere Bausteine. In erster Linie muß man ja mal anfangen mit den Grundfunktionen und dann optimieren. Von daher sollte man sich nicht zuerst mit Nuancen abgeben und alles totreden, sondern einfach mal anfangen gemeinsam konstruktiv zusammenzuarbeiten.

  • Sorry, aber die oben genannten Preise stimmen nicht. Ich habe selber lange Zeit für eine Foundry gearbeitet und wir haben ca. 1000 Euro pro Wafer berechnet und das war ein deutlich moderner Prozess. Einer unserer Kunden war die Universität in Helsinki, die nur eine handvoll Wafer gekauft haben. Pro Wafer kann man mit mehr als 1000 funktionierenden ICs rechnen. Einzige Bedingung: Man muss das Design selber machen.
    Eine Cadence-Software-Lizenz kostet für den kommerziellen Bedarf ein Vermögen. Allerdings gibt es auch billige alternative Tools. Auch mit einem solchen Kunden hatte ich zu tun. Quasi ein Ein-Mann-Ingenieursbüro und der hat mehrere Designs erfolgreich mit "Freeware"-Tools entworfen.


    Fazit: Man muss eine kleine Foundry mit einem entsprechenden billigen Prozess finden und sein Design selber machen, was natürlich sehr viel Zeit verschlingt und dann hätte man theoretisch einen Nachbau der C64-ASICs. Alles was man dazu braucht ist ca. ein Jahr Arbeit um sich in die Designumgebung der Foundry einzuarbeiten und ein re-engineering der orginal ASICs zu machen (aber für sowas gibt es recht günstige professionelle chinesische Firmen). Also wer fängt an :bgdev


    NAchtrag:
    Jetzt schnall ich deren Rechnung, die haben wahrscheinlich die Kosten für die Designsoftware und die Ingenieurskosten als Startkosten miteinkalkuliert. Aber bei uns würden ja keine Arbeitskosten anfallen, weil wir alle brave Fans sind, die umsonst arbeiten :freude

  • Schönes Posting. Genau so sollte es sein.