Kann man in der Ecke vom PLCC Sockel das Loch nicht durchbohren? In meiner Rev9 Platine ist da ein Loch, direkt beim VR/W Pin.
Final Expansion 3 - FE3DIAG meldet Fehler
- bigby
- Thread is Unresolved
-
-
Display More
Allerdings müsste dazu jemand per Post meine FE3 bekommen und entsprechend umlöten und das CLPD flashen. Die Versandkosten zu dem- bzw. derjenigen hin übernehme ich gerne.
Das wäre kein Problem, den Teil kann ich gerne übernehmen! Die Details sollten wir per PN klären, melde Dich einfach, wenn Du magst.
Am Dienstag ist das FE3 von tokra bei mir eingetroffen und ich habe es mir den Abend gleich vorgenommen. Ich habe:
- Das Modul zunächst so, wie es angekommen ist, an meinen (empfindlichen) PAL VC20 angeschlossen. Das FE3 hat grundsätzlich funktioniert, aber sowohl FE3DIAG.PRG als auch der RAM-Check von Mike haben die erwarteten Fehler gemeldet.
- Das erforderliche Kabel zwischen VR/W und Pin 40 des CPLD gezogen und letzteren dann neu programmiert.
- Anschließend noch einmal getestet: FE3DIAG und der RAM-Check meldeten keine Fehler mehr, Doom lief!
Dann habe ich das FE3 direkt zurück geschickt und heute gleich Rückmeldung von tokra erhalten: Auch an seinem NTSC VIC-20 funktioniert das RAM jetzt ohne Probleme! Auch dieser Fall (siehe Final Expansion und NTSC-VIC20 Speicherprobleme-Crosstalk) konnte damit nun nach nur 10 Jahren gelöst werden.
Noch einmal vielen Dank an alle Beteiligten!
Ich danke auch allen Beteiligten insbesondere die bigby , du hattest wahrscheinlich den größten Aufwand.
-
Hab da übrigens heute eine neue Art FE3 bekommen.
Black Edition in "light" Bauweise.
Mal sehen ob ich den CPLD umprogrammieren kann.
-
Kann man in der Ecke vom PLCC Sockel das Loch nicht durchbohren? In meiner Rev9 Platine ist da ein Loch, direkt beim VR/W Pin.
Ich habe die Rev9 nicht vor Augen, aber ich glaube, grundsätzlich ist da bei allen relevanten Revisionen genug Platz für ein kleines Loch, das man für das Kabel bohren könnte. Bei einem Modul, das nicht mir gehört, wollte ich allerdings nicht ungefragt Bohrungen durchführen.
Und bei meiner Revision (s.o.) fand sich ja eine großzügige Durchkontaktierung in der Nähe, die für mein Kabel ausgereicht hat.
Ich danke auch allen Beteiligten insbesondere die bigby , du hattest wahrscheinlich den größten Aufwand.
Hey, nur wenn Du die ursprüngliche Entwicklung des FE3 nicht mitrechnest. Sonst war es bloß ein kleiner Beitrag zu einem schönen Modul.
-
ich hab die auch,wie war das aleph ALPHA...
-
ich hab die auch,wie war das aleph ALPHA...
Funktioniert prima, nur schade dass es das SD2IEC nicht auch mit drauf ist.
Aber wenn man ein externes SD2IEC verwendet, hat man keinen Nachteil zu einem normalen FE3.
Den CPLD kann man auch sehr einfach neu programmieren.
Zum Glück hat er die JTAG Signale heraus geführt.
-
Ich ergänze diesen Beitrag und entschuldige mich, wenn ich das Thema leicht wechsle. Wäre es möglich, die Firmware so zu ändern, dass neu definierte Schriftarten verwendet werden, um die Benutzeroberfläche schöner als die Standardschriftart zu machen?
Ich habe es versucht (mit meinen begrenzten Möglichkeiten), aber alles, was ich der Quelle hinzufüge, führt zu einem Fehler beim Kompilieren (error: Origin Reverse-indexed.). Ich kann nur die Farben ändern, da Sie nur die Werte der vorhandenen ändern müssen.
-
Ich ergänze diesen Beitrag und entschuldige mich, wenn ich das Thema leicht wechsle. Wäre es möglich, die Firmware so zu ändern, dass neu definierte Schriftarten verwendet werden, um die Benutzeroberfläche schöner als die Standardschriftart zu machen?
Mit VC20 Programmierung bin ich nicht so fit.
Aber ich würde sagen: Ja das geht.
Man verliert halt 2K im ROM, was bei 512K ja nur pipifax ist.
Und man müsste es vor einem Programmstart bzw. vor Eintritt ins BASIC wieder zurück stellen auf original Char ROM.
Sonst gibt es Inkompatibilität mit den zu startenden Programmen und Spiele.
