8296 PLA with GAL20V8

Es gibt 36 Antworten in diesem Thema, welches 5.589 mal aufgerufen wurde. Der letzte Beitrag (23. Dezember 2021 um 23:03) ist von axorp.

  • Hi, sorry to ask here an OT but not find any info on the web... there is any idea if and how implement only the 8296 PLA with GAL20V8 as for other C64 solution?

    The 8296 work well with the eprom adapter but the GAL solution can be better than it and sure low cost that FPGA solution? Right?

    Thanks

  • The 8296 work well with the eprom adapter but the GAL solution can be better than it and sure low cost that FPGA solution? Right?

    Yes, GAL solution would be better than EPROM solution and cheaper than CPLD/FPGA.

    And GAL is working with 5V.

    And GAL is from same year as 8296 ... ^^

    The Problem is, same PCB as C64 is not possible.

    And someone must make a Jedec for this GAL ...


    CBM 8296 has two PAL Chips: U5 and U6

    But mostly one of them makes problems, the other only in rare cases.

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • My custom design of PLAV8 "should" support 8296 too, but never done...

    One member of F64 (i dont remember the name) asked for it, so i did ist.

    Bitte melde dich an, um diesen Anhang zu sehen.Bitte melde dich an, um diesen Anhang zu sehen.

    I have also some spare pcbs...

    Mfg Jood

    Dateien

    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.

  • For U5 there is solution with only ONE GAL-16v8. :)

    He is member here at F64 ... x1541

  • Commodore 8296 -- U5 und U6


    Bitte melde dich an, um diesen Anhang zu sehen.

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • Der 8296 - UE5 GAL ist ja bereits von X1541 realisiert worden.


    Den UE6 habe ich jetzt aufgrund der Platine von Jood realisiert.

    Gerber und Jedec sind in dem ZIP.

    Die Platine musste ich noch ändern.


    Jetzt liegen auf dem linken UND auf dem rechten GAL alle 16 Inputs.

    Jeder GAL übernimmt 4 Outputs.

    Damit müsste eigentlich nun jeder 82S100 zu ersetzen sein.


    Bitte melde dich an, um diesen Anhang zu sehen.


    .

  • Fein, aber du kannst ruhig deinen Namen Aufdrucken, statt meinem!

    Die Idee ist von Mantione, Layout und Jedec von dir...

    Auf mein Konto gehen lediglich die beiden Kondensatoren, also Ehre wem Ehre gebührt!

    Mfg Jood

    ABER, du Jedec Fuchs, einen kleinen Anschlag habe ich noch auf dich vor!

    Ich überlege eine Adapterplatine unterhalb der CPU anzubringen, alle Pins 1:1 verbunden,

    der Adapter dient nur dazu Signale abzugreifen.

    Mir stellt sich aber die Frage ob es, vielleicht mit einem GAL, möglich ist IO1 und IO2 direkt

    an der CPU nachzubilden, wenn mich nicht alles täuscht brauche ich dazu Adresse, PHI2,

    R/W... Tjo und was noch?

    Der Gedanke dahinter ist ein Interface für interne Erweiterungen, oder die Bereitstellung

    aller Signale um z.B. einen FPGASID, SIDKick, SIDFX o.ä. ohne Drahtverhau einzubauen.

    Oder ist das eine schwachsinnige Idee?

    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.

    Einmal editiert, zuletzt von Jood (13. November 2021 um 16:56)

  • Mir stellt sich aber die Frage ob es, vielleicht mit einem GAL, möglich ist IO1 und IO2 direkt

    an der CPU nachzubilden, wenn mich nicht alles täuscht brauche ich dazu Adresse, PHI2,

    R/W... Tjo und was noch?

    Klingt Interessant ...

    Hmmm, es ist ein bisschen komplizierter.

    Denn IO1 und IO2 sind auch abhängig von der Einstellung an Adresse $1 (CPU Port).

    Also braucht man noch LORAM, HIRAM und CHAREN.


    Wofür genau braucht man R/W?

    IO1 und IO2 werden selektiert, unabhängig von R/W ?

    So wie ich das sehe ist IO ausgeblendet wenn:

    • LORAM == 0 && HIRAM == 0
    • CHAREN == 0


    C64 Memory Map:

    Bitte melde dich an, um diesen Link zu sehen.


    Ich denke das würde gehen.

    Ein 22v10 oder vielleicht sogar ein 16v8 in SMD Bauweise, klingt cool.

    Ich mach mich mal dran. :)

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • Nachtrag, zur Vollständigkeit:


    - Gerber zum EPROM Ersatz PLA (Einsatz eines 27c512 statt des PLA UE5 oder UE6)

    - Gerber zum PLA Adapter (damit kann man ein 82S100 prüfen, auslesen, testen mit einem EPROM Programmiergerät)


    Der Adapter ist gut für unbekannte PLA aber auch um die Ersatzschaltungen zu testen. :)


    Bitte melde dich an, um diesen Anhang zu sehen.    Bitte melde dich an, um diesen Anhang zu sehen.


    .

  • Einstellung an Adresse $1 (CPU Port).

    Wie der Zufall so will habe ich diese information an der CPU :smile:

    Also mein grobes Gedankenkonstrukt sieht wie folgt aus...

    SMD GAL16V8 (vielleicht 20V8) im Prozessorsockel, der Prozessorsockel 1:1 durchverbunden,

    deshalb war ich auch auf der Suche nach Einzelpins die ich in der Platine versenken kann.

    *Erster Prototyp mit DIP-GAL... einfacher zum testen

    Seitlich eine Pinleiste (von unten bestückt), daran die Signale IO1, IO2, A8, A7, A6, A5 und A0,

    IO1 und IO2 über die Prozessorsignale nachbilden.

    Die Frage ist nur ob das geht... Ich kenne leider die PLA nicht auswendig :smile:

    Mfg Jood

    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.

  • Die Frage ist nur ob das geht... Ich kenne leider die PLA nicht auswendig :smile:

    Es lässt sich kompilieren.

    Also, nach meiner Erfahrung geht es dann auch. :)

  • Du kannst die PIN verschieben, wenn es dann mit dem Layout einfacher wird.

    Aber das hat alles seine Grenzen, besonders bei den kleinen 16v8, der ist da besonders pingelig.

    Im dem Design oben will er zB. partout den Pin 4 nicht als Adressleitung benutzen, keine Ahnung warum, ist eben so.


    Nur EIngang: 1-9, 11

    Nur Ausgang: 12, 19

    Ein-/Ausgang: 13-18

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • Ich bin mir nicht ganz sicher ob PHI2 und BA da nicht auch noch reinspielt, weil

    wenn das Signal BA LOW ist läuft eine DMA Access, da müsste auch das eigene

    IO1/IO2 deaktiviert werden.

    Ba ist zwar an der CPU nicht verfügbar, aber wahrscheinlich könnte man DMA

    auswerten, denke ich.

    Irgendwas war auch mit PHI2 , die CPU darf nur auf den BUS zugreifen wenn

    PHI2 HIGH ist, also muss auch dieses Signal berücksichtigt werden.

    Mfg Jood

    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.,
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.
    Bitte melde dich an, um diesen Link zu sehen., Bitte melde dich an, um diesen Link zu sehen.

  • Mit Phi-2 hast du bestimmt recht.

    Ich bau das ein. :)


    Wie geht das mit dem DMA?

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • hier bitte, IO1 und IO2 nur wenn PHI2 == high.

    Brauchst du eigentlich IO1 oder /IO1.

    Wenn du es wie am Expansionport brauchst, einfach ein ! vor dem IO1 und IO2 setzen (Ausgang negiert).

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • Wenn du es wie am Expansionport brauchst, einfach ein ! vor dem IO1 und IO2 setzen (Ausgang negiert).

    also so:

    Code
    !IO1  = _ena & _sel1 & PHI2;
    !IO2  = _ena & _sel2 & PHI2;

    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.

  • Okay Korrektur, so passt es:


    Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen. --- Bitte melde dich an, um diesen Link zu sehen.