Der Wunsch zu alles und allem kompatibel zu sein ist zwar Ehrenhaft, aber man kann es auch
übertreiben find ich.
Funktioniert bei mir im Prinzip, mein VC-20 zeigt bei deaktivierter (aber angesteckter) FE bei PEEK(8192) immer andere Werte.
|
|
Quellcode |
1 2 3 |
10 x=rnd(-1963):fori=1to81:y=rnd(1):next 20 forj=1to5:printchr$(rnd(1)*16+70);:next 30 printint(rnd(1)*328)-217 |
Ich gebe dir schon Recht, aber wenn man was verbessern kann ohne Zusatzkosten, warum nicht.
Ich glaube man kann alles im CPLD abbilden, nur die Auftrennung der Leitung BLK5 nicht. Da müsste man noch einen Jumper vorsehen im Layout, dann wäre die FE abschaltbar.
Quasi eine Autoabschaltung falls ein anderes Modul BLK5 benutzt.
Klingt cool. Aber wie soll das gehen? Nur der VIC zieht da was auf GND beim BLK5. Und wenn er das tut sollte bereits die Modul Kennung zum VIC gehen, sonst is nix mit Autostart ...
OK, meine VC20 Kenntnisse sind zu gering um da was sinnvolles beizusteuern.
Ich unterlag der Annahme das die BLK Leitungen so in etwa wie die EXROM/GAME Leitungen wie beim C64 funktionieren.
EDIT: aber das hole ich nochmal nach, wenn ich irgendwoher einen Videochip für meinen VC20 herbekommen sollte...
Also nen BLK5 Jumper ins Layout.
Hat der CPLD interne Pullups oder soll ich nen Widerstand mit reinmachen?
Das blöde ist halt, dass so ein Blk Signal für alle Module gilt. Und nur eines (Blk5) erlaubt den Autostart eines Programmes beim Reset. Deshalb werden 99% aller Module deb Blk5 benutzen und wi müssen das auch tun ...
EDIT: aber das hole ich nochmal nach, wenn ich irgendwoher einen Videochip für meinen VC20 herbekommen sollte...
Wir verzichten auf den Widerstand. Im Grunde reicht auch so ein Lötpad das verbunden ist und das man so aufritzen kann und zwei Drähte anlöten.
Kann ich reinlayouten. Bitte prüfe mal ob das ohne Pullupwiderstand funktioniert. Du kannst ja einfach mal die
BLK5 Leitung durchkratzen an der Betaplatine
Was ich so gelesen habe sollte man keinen Pin offen lassen der als Eingang fungiert. haben wir denn noch einen Widerstand 2,2k Platz? Notfalls ein SMD?

Ja cool der JP12! Sogar die Beschriftung des Atmega 644 passt jetzt. Kannst du mich (meine Homepage) auch mit Bilder versorgen? Auch so ein 3d Bildchen?![]()
@JMP$FCE2: Für den Clockport ist kein Platz mehr?
This post has been edited 1 times, last edit by "JMP$FCE2" (Jun 29th 2009, 5:47pm)
Das wird aber wahrscheinlich nicht mehr funktionieren wenn irgendwas am Bus hängt was Pullups für die Datenleitungen mitbringt.
unterstützt das FE eigentlich ein eingebautes jiffydos im vc20 ?
Forum Software: Burning Board® 3.1.7, developed by WoltLab® GmbH